Доброго времени суток!
Очень надеюсь, что я по адресу!
Помогите, пожалуйста, разобраться и сделать этот проект.
Сразу отмечу, что с этой программой Altera Quartus II 13.0 (64-bit), я встретилась в первый раз, ну и соответственно я в ней ноль)))
Задание, как мне сказали не очень сложное, необходимо написать "32-битный реверсивный синхронный счетчик с индикацией"на <a href="verilog">Verilog</a>, я пыталась его сделать (то что получилось во вложении).
А вот и мои проблемы:
1) при компиляции ошибок нет, но когда делаю Assigments/ Import Assigments (файл для этого тоже во вложении есть) и снова компилирую появляются ошибки, не знаю как их исправить. Может я вообще не то делаю???
2) каким способом можно проверить, будет ли все это работать (если исправить ошибки предыдущей проблемы), если у меня нет платы (она есть, но в универе)?
Если кто-то может мне помочь, пожалуйста помогите!
