ТЕМА: Создание первого проекта

Здравствуйте) Пытаюсь с помощью ваших уроков изучить Quartus II и Verilog. Только не для платы Марсоход, а для отладочной на Cyclone V SoC 5CSXFC6D6F31C6N. Пока пытаюсь создать первый проект. Делаю все вроде как по инструкции. только код немного изменила и пины в assignment editore соответственно другие.
Код написала такой:

module test_wires (input wire key0,input wire key1,input wire key2,input wire key3,output wire led0,output wire led1,output wire led2,output wire led3);

assign led0 = key0;
assign led1 = key1;
assign led2 = key2;
assign led3 = key3;

endmodule

Однако в результате компиляции получаю кучу варнингов и совершенно не понимаю что они значат ибо новичок:

Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (332068): No clocks defined in design.
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (332068): No clocks defined in design.
Warning (332068): No clocks defined in design.
Warning (332068): No clocks defined in design.
Warning (332068): No clocks defined in design.
Warning (10905): Generated the EDA functional simulation files although EDA timing simulation option is chosen.

С варнингами прошивать боюсь. Я что-то делаю не так, но что?

Из всех ворнингов полезный только про назначения.На всякий случай проверьте их правильность, и зашивайте.
Код верный, должен заработать сразу.

А вот еще вот этот обнаружила:
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lesson1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

"Ворнингов бояться - в лес не ходить" Зашивайте!

Пытаюсь) В инструкции там сразу в списке есть файл lesson.pof, и надо ставить галочки. У меня почему-то нет. Пытаюсь добавить файл lesson1.pof (у меня также называется)., но такового у меня почему-то не видно, а в папочках есть только в output_files lesson1.sof

Посмотрите дату и время создания вашего софа, если совпадает с временем вашей компиляции, то это ОН.

Progress: (Failed) =((((
И кстати, галочка на Verify почему-то не ставиться(
почему все не как у людей?)))

соф по дате и времени совпадал, но прошивать он его почему-то не хочет. Программатор вставлен, найдет, драйвера установлены. В чем проблема может быть?

1.Попробуйте сделать аутодетект.
2.Откройте окно Messages" и почитайте , на что программатор ругается.

Аутосет ничего не дал( все равно не прошивается(
а где должно находится это окно? в окне с прошивкой или с программой? просто что я его не вижу, и соответственно не могу узнать на что ругается программатор(