МАРСОХОД

Open Source Hardware Project

Добро пожаловать, Гость
Логин: Пароль: Запомнить меня
  • Страница:
  • 1

ТЕМА: gate-level simulation для max 10

gate-level simulation для max 10 2 года 6 мес. назад #6045

  • TDD
  • TDD аватар Автор темы
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 1
  • Спасибо получено: 0
Есть ли возможность на ПЛИС семейства MAX 10 запустить gate-level simulation, то есть симуляцию с задержками?
Quartus II выдает при запуске EDA Netlist Writer следущее: "Warning (10905): Generated the EDA functional simulation files although EDA timing simulation option is chosen.", и при попытке включить ModelSim для исследования временных задержек Quartus выдает: "Return the EDA Netlist Writer".
Если кто сталкивался с подобным, помогите пожалуйста!

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

  • Страница:
  • 1
Время создания страницы: 0.106 секунд

facebook  GitHub  YouTube  Twitter
Вы здесь: Начало Forum Наш форум Обсуждаем Altera Quartus II gate-level simulation для max 10