МАРСОХОД

Open Source Hardware Project

Добро пожаловать, Гость
Логин: Пароль: Запомнить меня
  • Страница:
  • 1

ТЕМА: Организация Z-состояния на I/O пинах Cyclone III

Организация Z-состояния на I/O пинах Cyclone III 1 год 1 мес. назад #7446

  • YarPv14
  • YarPv14 аватар Автор темы
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 5
  • Спасибо получено: 0
Здравствуйте!
Подскажите пожалуйста:
на языке Verilog реализован четырёхразрядный двоичный счётчик, его выходы подключаются на I/O выводы ПЛИС.
Как сделать, чтобы по некоторому логическому сигналу эти I/O выводы отключались от счётчика и переходили в Z-состояние.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от YarPv14.

Организация Z-состояния на I/O пинах Cyclone III 1 год 1 мес. назад #7447

Спасибо сказали: YarPv14

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

  • Страница:
  • 1
Время создания страницы: 0.124 секунд

facebook  GitHub  YouTube  Twitter
Вы здесь: Начало Forum Наш форум Обсуждаем Altera Quartus II Организация Z-состояния на I/O пинах Cyclone III