Добро пожаловать, Гость
Логин: Пароль: Запомнить меня
  • Страница:
  • 1

ТЕМА: Quartus-II: Нужна документация

Quartus-II: Нужна документация 1 мес. 1 день назад #7772

Джентльмены! Посоветуйте пожалуйста книжку типа Терзакиса для DSP, только для Квартуса. Конкретно интересуют примеры использования кристалла ПЛИС на грени её возможностей. В частности реализация однотактного сумматора 32бита и 32битный счетчик на 120МГц с полиномиальным сравнением на Flex10k20 Altera. (Меняю на Терзакиса или дам наколку на Предпоследний Кинтекс за 7тыр.)

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от cukenvahen.

Quartus-II: Нужна документация 1 мес. 1 день назад #7774

Найдено у FPGA4FUN (не реклама, а дань уважения): ...Оптимизировать для подгонки (физический синтез плотности): параметры для
уменьшить элементы комбинационной логики и регистры в проекте за счет
устранение повторяющихся узлов и отображение логики на неиспользуемую память
блоки.
Программное обеспечение Quartus II не может выполнить эту оптимизацию списка соединений для
примерка и физический синтез на дизайне с аннотациями. Кроме того, если вы
использовать одну или несколько из этих оптимизаций списка соединений в проекте, а затем
для обратной аннотации дизайна, вы должны создать Verilog Quartus Mapping
Файл (.vqm), если вы хотите сохранить результаты. Файл сопоставления Verilog Quartus
должен использоваться вместо исходного исходного кода проекта в будущем
сборники.
Использование областей LogicLock для сохранения
Время
Вы можете использовать регионы LogicLock для достижения закрытия по времени путем анализа вашего
дизайн в Chip Planner, а затем ограничение критической логики в LogicLock
регионы. Определение иерархических регионов LogicLock может дать вам больше контроля
за размещение и выполнение модулей или групп модулей. Вы
может использовать функцию LogicLock на отдельных узлах, например,
назначение узлов на критическом пути области LogicLock.
Для успешного повышения производительности с помощью регионов LogicLock требуется
детальное понимание критических путей в вашем дизайне. Как только у вас есть
реализованы регионы LogicLock и достигли желаемой производительности,
аннотировать содержимое области, чтобы заблокировать логическое размещение. (переведено разумеется "по русски").
Всем, кто просмотрел спасибо. Предпоследний Кинтекс остался инкогнито.
Вложения:

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

  • Страница:
  • 1
Время создания страницы: 0.215 секунд
Работает на Kunena форум