-
slonok
-
Автор темы
-
Не в сети
-
Захожу иногда
-
-
Сообщений: 56
-
Спасибо получено: 8
-
-
-
|
Итак жил один японский господин
он несколько оригинально решил задачу обманом умножителей PLL однако своего добился
sa89a.net/mp.cgi/ele/fpga_hdmi.htm
переделал его тест в более правильном ключе и для платы Марсоход2, он легковесен, быстро компилится и позволяет проверять видеорежимы наглядно и быстро.
Итак HDMI 720p 1280x720 clock=74,25 Mhz, tmdclock= 371,25 MHz, частота HdmiClock на выходе 742,5MHz
для ноги I/O bank 1,2,5,6 согласно Cyclone III Device Handbook Volume 1 стр 8-4 для трансмитера предел 840Mbps в режиме LVDS передатчика или 640 в режиме SEP (когда выводы разнесены) это понятно производители подстраховались.
Резюмирую по частоте предел достигнут.
Или еще есть возможности по наращиванию разрешения?
Проект прилагается.
Видеозапись эксперимента
прилагается.
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
Последнее редактирование: от slonok.
|
Время создания страницы: 0.105 секунд