ТЕМА: Нужна помощь, контрольная в quartus VDHL за деньги

Нужно выполнить контрольную работу по предмету ПЛИС. Кто может взяться пишите, бюджет и все подробности обсудим (будут еще заказы).

Задание:
Составить VHDL описание цифрового устройства, представляющего
собой последовательное подключение делителя частоты и счетчика.
Делитель частоты с коэффициентом деления N должен формировать из
входного высокочастотного тактового сигнала импульсы со скважностью Q
(N и Q задаются как настроечные константы со значениями по умолчанию 60
и 2 соответственно). Счетчик с модулем счета N (задается как настроечная
константа со значением по умолчанию 32) имеет управляющие входы сброса,
установки или направления счета (суммирования или вычитания). Тип этих
входов – std_logic. Тип выходного сигнала счетчика: natural в диапазоне от 0
до модуля счета.
Содержательная часть архитектуры проекта верхнего уровня должна
состоять из строк с подключением компонентов делителя и счетчика
(структурный стиль описания объектов).
Файл моделирования должен быть составлен так, чтобы
продемонстрировать все функциональные возможности синтезированного
цифрового устройства.

Лентяи должны вылетать из ВУЗов, как из пулемета.