Open Source Hardware Project
Добро пожаловать,
Гость
|
Предлагаю вашему вниманию демонстрационный проект
СнК для плат Марсоход2, Марсоход2bis и Марсоход3 на базе микропроцессорных ядер с системой команд RV32I. СнК состоит из следующих IP-блоков, соединённых через коммутатор Wishbone: * микропроцессорного ядра с системой команд RV32I (на выбор предлагается либо ядро picorv32, либо ядро vscale_wb); * блока ПЗУ на 1 КБ с программой nmon; * блока UART. Тактовая частота процессорного ядра и шины Wishbone для этого проекта --- 10 МГц. Значения Fmax и показатели использования ресурсов ПЛИС приведены ниже. После старта процессора начинается исполнение nmon. nmon производит инициализацию UART на скорость 9600, выводит справку по командам и ждёт команд от пользователя. Для подключения к UART СнК на платах Марсоход2 и Marsohod2bis производится через встроенный в плату FT2232. Для подключения к UART на плате Марсоход3 используются пины CN2. Схема подключения под спойлером:
ВНИМАНИЕ: Спойлер!
CN2
1 -- O o -- 2
o X
o o
o o
o o -- 10 (IO[5]) fpga --> host
o o -- 12 (IO[7]) fpga <-- host
13 -- o o -- 14 (GND) Репозиторий для пересборки битовых потоков ПЛИС: https://github.com/open-design/riscv-soc-cores Для полной пересборки, включая пересборку образов nmon, следует использовать репозиторий https://github.com/miet-riscv-workgroup/rv32-simple-soc Прямые ссылки на готовые файлы с битовыми потоками под спойлером
ВНИМАНИЕ: Спойлер!
Для платы Марсоход2 (Quartus 13.1) marsohod2-picorv32-wb-soc_0.sof marsohod2-picorv32-wb-soc_0.svf Для платы Марсоход2bis (Quartus 16.0) marsohod2bis-picorv32-wb-soc_0.sof https://github.com/open-design/riscv-soc-cores/blob/20170226.prebuilt-images/build.q16.0/marsohod2bis-picorv32-wb-soc_0/bld-quartus/marsohod2bis-picorv32-wb-soc_0.svf]marsohod2bis-picorv32-wb-soc_0.svf Для платы Марсоход3 (Quartus 16.0) marsohod3-picorv32-wb-soc_0.sof marsohod3-picorv32-wb-soc_0.svf Вот фрагменты логов Quartus'а под спойлером
ВНИМАНИЕ: Спойлер!
build.q13.1/marsohod2-picorv32-wb-soc_0/bld-quartus
+---------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+--------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:25:57 2017 ;
; Quartus II 32-bit Version ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name ; marsohod2-picorv32-wb-soc_0 ;
; Top-level Entity Name ; marsohod2_picorv32_wb_soc ;
; Family ; Cyclone III ;
; Device ; EP3C10E144C8 ;
; Timing Models ; Final ;
; Total logic elements ; 2,315 / 10,320 ( 22 % ) ;
; Total combinational functions ; 2,227 / 10,320 ( 22 % ) ;
; Dedicated logic registers ; 1,057 / 10,320 ( 10 % ) ;
; Total registers ; 1057 ;
; Total pins ; 18 / 95 ( 19 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 10,496 / 423,936 ( 2 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % ) ;
; Total PLLs ; 1 / 2 ( 50 % ) ;
+------------------------------------+--------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 74.83 MHz ; 74.83 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q13.1/marsohod2-vscale-wb-soc_0/bld-quartus
+---------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+--------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:27:11 2017 ;
; Quartus II 32-bit Version ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name ; marsohod2-vscale-wb-soc_0 ;
; Top-level Entity Name ; marsohod2_vscale_wb_soc ;
; Family ; Cyclone III ;
; Device ; EP3C10E144C8 ;
; Timing Models ; Final ;
; Total logic elements ; 4,355 / 10,320 ( 42 % ) ;
; Total combinational functions ; 4,234 / 10,320 ( 41 % ) ;
; Dedicated logic registers ; 1,503 / 10,320 ( 15 % ) ;
; Total registers ; 1503 ;
; Total pins ; 18 / 95 ( 19 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 10,496 / 423,936 ( 2 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % ) ;
; Total PLLs ; 1 / 2 ( 50 % ) ;
+------------------------------------+--------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 29.39 MHz ; 29.39 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q13.1/marsohod2bis-picorv32-wb-soc_0/bld-quartus
+---------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+--------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:28:11 2017 ;
; Quartus II 32-bit Version ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name ; marsohod2bis-picorv32-wb-soc_0 ;
; Top-level Entity Name ; marsohod2_picorv32_wb_soc ;
; Family ; Cyclone IV E ;
; Device ; EP4CE6E22C8 ;
; Timing Models ; Final ;
; Total logic elements ; 2,315 / 6,272 ( 37 % ) ;
; Total combinational functions ; 2,227 / 6,272 ( 36 % ) ;
; Dedicated logic registers ; 1,057 / 6,272 ( 17 % ) ;
; Total registers ; 1057 ;
; Total pins ; 18 / 92 ( 20 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 10,496 / 276,480 ( 4 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % ) ;
; Total PLLs ; 1 / 2 ( 50 % ) ;
+------------------------------------+--------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 68.23 MHz ; 68.23 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q13.1/marsohod2bis-vscale-wb-soc_0/bld-quartus
+---------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+--------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:29:24 2017 ;
; Quartus II 32-bit Version ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name ; marsohod2bis-vscale-wb-soc_0 ;
; Top-level Entity Name ; marsohod2_vscale_wb_soc ;
; Family ; Cyclone IV E ;
; Device ; EP4CE6E22C8 ;
; Timing Models ; Final ;
; Total logic elements ; 4,355 / 6,272 ( 69 % ) ;
; Total combinational functions ; 4,234 / 6,272 ( 68 % ) ;
; Dedicated logic registers ; 1,503 / 6,272 ( 24 % ) ;
; Total registers ; 1503 ;
; Total pins ; 18 / 92 ( 20 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 10,496 / 276,480 ( 4 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % ) ;
; Total PLLs ; 1 / 2 ( 50 % ) ;
+------------------------------------+--------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 27.52 MHz ; 27.52 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q16.0/marsohod2bis-picorv32-wb-soc_0/bld-quartus
+----------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+---------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:20:14 2017 ;
; Quartus Prime Version ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name ; marsohod2bis-picorv32-wb-soc_0 ;
; Top-level Entity Name ; marsohod2_picorv32_wb_soc ;
; Family ; Cyclone IV E ;
; Device ; EP4CE6E22C8 ;
; Timing Models ; Final ;
; Total logic elements ; 2,323 / 6,272 ( 37 % ) ;
; Total combinational functions ; 2,209 / 6,272 ( 35 % ) ;
; Dedicated logic registers ; 1,057 / 6,272 ( 17 % ) ;
; Total registers ; 1057 ;
; Total pins ; 18 / 92 ( 20 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 10,496 / 276,480 ( 4 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % ) ;
; Total PLLs ; 1 / 2 ( 50 % ) ;
+------------------------------------+---------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 61.35 MHz ; 61.35 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q16.0/marsohod2bis-vscale-wb-soc_0/bld-quartus
+----------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+---------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:21:26 2017 ;
; Quartus Prime Version ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name ; marsohod2bis-vscale-wb-soc_0 ;
; Top-level Entity Name ; marsohod2_vscale_wb_soc ;
; Family ; Cyclone IV E ;
; Device ; EP4CE6E22C8 ;
; Timing Models ; Final ;
; Total logic elements ; 4,389 / 6,272 ( 70 % ) ;
; Total combinational functions ; 4,229 / 6,272 ( 67 % ) ;
; Dedicated logic registers ; 1,503 / 6,272 ( 24 % ) ;
; Total registers ; 1503 ;
; Total pins ; 18 / 92 ( 20 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 10,496 / 276,480 ( 4 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % ) ;
; Total PLLs ; 1 / 2 ( 50 % ) ;
+------------------------------------+---------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 24.97 MHz ; 24.97 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q16.0/marsohod3-picorv32-wb-soc_0/bld-quartus
+----------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+---------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:22:51 2017 ;
; Quartus Prime Version ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name ; marsohod3-picorv32-wb-soc_0 ;
; Top-level Entity Name ; marsohod3_picorv32_wb_soc ;
; Family ; MAX 10 ;
; Device ; 10M50SAE144C8GES ;
; Timing Models ; Preliminary ;
; Total logic elements ; 2,878 / 49,760 ( 6 % ) ;
; Total combinational functions ; 2,767 / 49,760 ( 6 % ) ;
; Dedicated logic registers ; 1,089 / 49,760 ( 2 % ) ;
; Total registers ; 1089 ;
; Total pins ; 18 / 101 ( 18 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 2,304 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % ) ;
; Total PLLs ; 1 / 1 ( 100 % ) ;
; UFM blocks ; 0 / 1 ( 0 % ) ;
; ADC blocks ; 0 / 1 ( 0 % ) ;
+------------------------------------+---------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 71.96 MHz ; 71.96 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
build.q16.0/marsohod3-vscale-wb-soc_0/bld-quartus
+----------------------------------------------------------------------------------+
; Flow Summary ;
+------------------------------------+---------------------------------------------+
; Flow Status ; Successful - Sun Feb 26 17:24:52 2017 ;
; Quartus Prime Version ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name ; marsohod3-vscale-wb-soc_0 ;
; Top-level Entity Name ; marsohod3_vscale_wb_soc ;
; Family ; MAX 10 ;
; Device ; 10M50SAE144C8GES ;
; Timing Models ; Preliminary ;
; Total logic elements ; 5,047 / 49,760 ( 10 % ) ;
; Total combinational functions ; 4,903 / 49,760 ( 10 % ) ;
; Dedicated logic registers ; 1,535 / 49,760 ( 3 % ) ;
; Total registers ; 1535 ;
; Total pins ; 18 / 101 ( 18 % ) ;
; Total virtual pins ; 0 ;
; Total memory bits ; 2,304 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % ) ;
; Total PLLs ; 1 / 1 ( 100 % ) ;
; UFM blocks ; 0 / 1 ( 0 % ) ;
; ADC blocks ; 0 / 1 ( 0 % ) ;
+------------------------------------+---------------------------------------------+
+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 26.62 MHz ; 26.62 MHz ; pll|altpll_component|auto_generated|pll1|clk[0] ; ;
+-----------+-----------------+-------------------------------------------------+------+
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
Последнее редактирование: от frantony. Причина: 20160226 -> 20170226
|
Огромная работа проделана.. круто.
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе. |