ТЕМА: вопрос по возможностям языка vhdl

Уважаемые программисты
я пишу на языке VHDL, вот столкнулся со следующим вопросом:
есть аналогичный язык программирования AHDL и в нем есть команда USED она позволяет конфигурировать конечную программу в плис
так, что неиспользуемые порты отсутствуют в программе при определенном параметре, достаточно полезная вещь, вопрос состоит в том если ли аналог такого на языке VHDL (пытался найти и в русских книгах и зарубежной литературе, но как то не попадал на явный ответ), может кто сталкивался с этим
за ответ заранее благодарен