ТЕМА: Файл верхнего уровня на verilog-е

Как бы сделать сабж? Я попробовал, но проект получился глючный, теряются компоненты VGA сигнала. У меня есть подозрение, что некоторые пины надо притягивать к земле или vcc, как это делается в .bdf-файле, но не знаю как это сделать. Может быть, у кого-то уже есть?

leshabirukov пишет: Как бы сделать сабж? Я попробовал, но проект получился глючный, теряются компоненты VGA сигнала. У меня есть подозрение, что некоторые пины надо притягивать к земле или vcc, как это делается в .bdf-файле, но не знаю как это сделать. Может быть, у кого-то уже есть?

Все назначения проекта хранятся в "*.qsf" - файле, и от того, на чем верхний уровень не зависят. Скорее всего дело в чем-то другом.
Вы по-подробнее опишите симптомы.

Проблема была решена косвенно. Quartus, оказывается, может автоматически преобразовать .bdf в verilog или vhdl: File->Create/Update->Create HDL Design File for Current File , найдено на форуме altera .
Если вдруг кто-нибудь захочет разобраться до конца, пришлю проект с плохим и хорошим файлами.