ТЕМА: Задержка в установлении сигнала

Добрый день! Подскажите, пожалуйста, как можно избавиться от задержки в установлении сигнала(т.е ясно что аппаратно избавиться не удастся, но может есть возможность сделать так, что бы все одновременно устанавливались с одинаковой большой задержкой). К примеру вот код на VHDL, простой счетчик импульсов, в зависимости счета которого меняется состояние мультиплексора. Если посмотреть на график, то видно, что из-за задержки импульсов, мультиплексор соединяет не те выводы.

single пишет: что бы все одновременно устанавливались с одинаковой большой задержкой.

Задержка на один "clk" устраивает?.
Я не силен в "vhdl", но , похоже на сигнале "data_out " у вас нет регистра.

Если Вы имеете в виду не одновременное переключение выходных сигналов, то
в процесс p1 перед case нужно вставить строку:
if (clk'event and clk = '1') then
Тогда все выводы будут переключаться одновременно по переднему фронту клока.

Николай.

umarsohod, спасибо, вроде что то получилось, буду дальше тренироваться :)

Николай, вот так Вы имеете ввиду?

Да, теперь у Вас после мультиплексора на выходе стоит регистр, как сказал umarsohod.

Николай.