ТЕМА:

umarsohod пишет: Остались только всякие "левые" мысли, подать что-нибудь на in3, сделать на PLL DC 57%

Как у вас реализовано подключение?,пары парами сделаны?

Ну в жгуте пары сделаны в виде пар, поскольку я использую готовый LVDS жгут. Со стороны ПЛИС на жгуте у меня наконечники (спец. для штырей на плате), припаянные к проводам, которые подключаются на штыри на плате. Участок от платы до контактов соединителя "втыкаемого" в матрицу я позванивал. Все звониться нормально.У меня подозрение на уровни LVDS. Ибо на плате стоят токоограничивающие резисторы на 82 Ом. А на обычном МАРСОХОДЕ их небыло. И в работающем проекте на МАРСОХОДЕ стоит напряжение 3,3 В и ток 16 мА. Думаю с этим связяно.
На IN3 ничего подать не могу. У меня на жгуте отсутствуют эти пары.

С уровнями точно все нормально. Там резисторы нужны на 50 ом (если кабель 100омный).
С in3 плохо, там как-раз все старшие биты. Проверьте еще раз синхрогенератор.

umarsohod пишет: С уровнями точно все нормально. Там резисторы нужны на 50 ом (если кабель 100омный).
С in3 плохо, там как-раз все старшие биты. Проверьте еще раз синхрогенератор.

Ну IN3 пары мне недоступны, такой вот жгут у меня. Да и по идее эта пара необязательная для использования.
Вот тут то у меня большие сомнения по поводу правильности синхрогенератора. В готовом проекте он реализован совершенно по-другому. И самое неприятное, что в нем разобраться я не могу, поскольку там всё на примитивах ALTERA сделано, и без описания схемы понять её крайне затруднительно.
Пытался замоделировать её, столкнулся с другой бедой: встроенный симулятор безумно лагать начинает уже на интервале моделирования 100 мкс. А при конвертации схемы в HDL описание(для запуска моделирования в Modelsime) Quartus где-то создаёт ошибку, и ругается на неё. А пока с этой ошибкой не разберусь, я не смогу запустить моделирование в Modelsime. Да и в моём проекте я хотел глянуть временное моделирование, то-же какая-то ошибка выскочила, сейчас пытаюсь с ней разобраться.
Есть ещё мысль, что из-за того, что я PLL вывожу наружу через обычный пин, у меня кривой CLK подается на матрицу. Жаль нет осциллографа глянуть форму сигнала.
Хочу попробовать описать все констрейны в синхрогенераторе, может сильный скос между парами получается, и матрица не понимает этот сигнал. Но это надо учиться описывать, и процесс это не быстрый.

У вас в синхрогенераторе нужно переделать вот это место

IF (DE_hor = '1' AND DE_hor'EVENT) THEN

Дело в том что "DE_hor" это выход комбинаторной логики и его нельзя подавать на клок.
Поэтому, скорее всего счетчик неправильно считает. этот сигнал нужно застробировать дата_клоком .

Посмотрел ваш синхрогенератор RTL-вьювером, место обведенное красным, точно неправильное

С месяц назад попалась на работе 10'' LVDS матрица 800х600, решил проверить ее работоспособность.
По-быстрому набыдлокодил синхрогенератор и LVDS трансивер под DE0-nano, матрица завелась:

Во вложении проект под квартус 9.1
Код не блещет изяществом, но такой цели и не ставилось, цель была попробовать запустить матрицу.

kox пишет: С месяц назад попалась на работе 10'' LVDS матрица 800х600, решил проверить ее работоспособность.
По-быстрому набыдлокодил синхрогенератор и LVDS трансивер под DE0-nano, матрица завелась:

Во вложении проект под квартус 9.1
Код не блещет изяществом, но такой цели и не ставилось, цель была попробовать запустить матрицу.

Спасибо большое. Завтра на свежую голову попробую разобрать. Сегодня уже мозг вскипел и вытекает из ушей :side: .
А не могли бы Вы сказать, что за матрица применялась ? Просто самый главный модуль, написан на Verilog'e, с которым я слабо знаком, и проще мне было бы если бы я знал, что за значения там указаны в счетчиках.

А что за RTL просмоторщик у Вас ? У меня в квартусе немного другой. Сейчас пытаюсь разобраться со своим кодом. Мне он не нравится. Некрасивый какой-то.

Матрица TS104SAALC01-00.
В проекте- ТОП реализован в схематике, синхрогенератор и LVDS трансмиттер на верилог.

В общем проект у меня рабочий (почти :blush: ).
Проблема была не в том, что я что-то неправильно программно писал. А основная проблема в питании матрицы.
Чуть подробнее об этом:
В который раз загружая проект в плис, и видя на отсутствие реакции матрицы вспомнил я вот такую штуку: как-то я слышал разговор о том, что большинство LVDS матриц очень хитро сделаны в плане включения. Для включения матрицы необходимо выполнить определенный порядок подачи питания. Сначала подать на матрицу 3,3 В питания, затем данные, и только потом включить подсветку. Иначе матрица работать не будет. И тот я подумал - "А не в этом ли моя беда ?" Покурил ещё раз даташит на матрицу увидел вот такую вот штуку:
itmages.ru/image/view/4812414/7f503459
Поскольку питание 3,3 вольта я подаю с источника питания (Б5-71/1) поэтому программно я никак не могу связать время включения питания, и сигналы данных с матрицы.
Ради эксперимента решил я попробовать вручную выдать данные в момент включения питания. Может когданибудь да нечаянно я попаду в тайминги. Для этого я одной рукой судорожно нажимал на кнопку, которая подает зеленый цвет на матрицу, а другой рукой нажимал включение блока питания.
В результате выявилось, что при ВЫКЛючении блока питания (т.е снятия напряжения 3,3 В с матрицы) матрица начинает реагировать на кнопки. Т.е выключаю блок питания и в течении 3-4 секунд пока с неё спадает напряжение питания, она в это время реагирует на мои кнопки. При этом, что странно подсветка матрицы начинает работать чуть ярче. Вопрос, как с этим можно бороться ? Попробовать на рассыпухе создать элемент задержки, который через 60 ms после включения БП создает импульс который разрешает подачу данных на матрицу ?
Или я что-то неправильно делаю ?