ТЕМА: Как сделать перестраиваемую задержку

Здравствуйте уважаемые пользователи форума! Столкнулся с проблемой написания кода на VHDL, который должен задерживать сигнал. Причем задержка должна быть регулируемой (будет зависеть от данных, поступающих через UART). Сам для решения поставленной задачи использую блок памяти RAM из IP CORE GENARATOR (так называемая "рамка"). Но задержка получается неизменяемой. Отправьте, пожалуйста, готовый код, который будет задерживать сигнал с изменяемой задержкой, используя RAM или другой способ. Спасибо за ответ!