ТЕМА:

Ок, уговорили, буду копать в эту сторону. Какой посоветуете что бы зря деньги не тратить и взять сразу? Лучше из доступного.

Недавно, для себя, купил несколько EP3C10E144C8N по 500р, возможно EP3C5 будут немного дешевле, нужно
выяснять.

minila.sourceforge.net/hw/mainboard/hw.php?id=hw&sm=mainboard

www.linear.com/product/LTC6905-XXX
Генераторы фиксированые 100 и 133 М и управляемый до 170 М , можно зафапчить .
Дадут вам бесплатно пару штук или можете купить с сайта - стоит недорого, а доставка у них вроде бесплатно.

Кстати , вопрос Марсоходу - с какой макс частотой МАХ2 будет работать в этом проекте ?

Не очень понял вопрос. Если в принципе - максимальная частота входного сигнал 304м,
10-битный бинарный счетчик работает на 230м.
Если какой-то конкретный проект, то нужно компилировать и смотреть
отчет тайминг-аналайзера.

umarsohod пишет: Не очень понял вопрос.

абстрактно обсужаемый в теме проект логического анализатора , например на 8 каналов.
Скажем : входной регистр 8 бит, счетчик 17 бит, две -три-четыре памяти SRAM 8 х 128к (~10нс , в память пишем конвейером ) , 2-3-4 регистра - храним конвейерный адрес для памяти.
Или , для быстродействия , 2-3-4 счетчика , считают на пониженой частоте с временным сдвигом.
можно ли писать по фронту и спаду клока счетчиков ?

Что выгоднее - ставить SRAM или DRAM , учитывая что для ДДР нужен типа контроллер.

На какую частоту выборки сигналов можно расчитывать с МАХ2, Cyclone-4, Spartan-6?

Т.С. замахнулся на 200М . OpenLA скромно остановились на 100М, Спартан-6 сулит Гб/с в память.

В общем - развиваем тему.

У меня мысль не писать "поток" в SRAM, а писать по факту прихода импульсов - отмечать его фронт и спад на каждом канале, записывая в память "временные метки" в виде x-разрядного числа. Так на мой взгляд ресурсов потребуется несколько меньше чем забивать потоком и затем считывать несколько кристаллов SRAM.
Принятое компьютером "время" через USB-HID-интерфейс расшифровывается исходя из частоты тактового генератора...
(Проект лежал больше полугода, надо копнуть, посмотреть чего я там насчитал. Кое какие наброски в Quartus II где то валяются, например сам детектор фронта и спада).

ЗЫЖ

pixar пишет: Т.С. замахнулся на 200М . OpenLA скромно остановились на 100М, Спартан-6 сулит Гб/с в память.

В мобильниках обмен проца с дисплеем происходит на частотах свыше 12-16МГц, из представленных в сети ЛА к сожалению только один позволяет записывать с такой скоростью (тот о котором упоминал выше, с чипом Cypress).

На любом девбоарде с циклоном, можно капчить поток 300м без проблем.
Извените меня за назойливость - возьмите готовый.

Готовый хорошо, но не для моей з/п :(

umarsohod из темы про графический ввод.

DE0_nano - кольцо из 8-ми LCELL и одного инвертора генерирует 240 МГц внутри ПЛИС. Наружу был выведен сигнал после делителя на 8.
Платы с МАХ2 у меня нет , поэтому только для Циклона.
Остается вопрос - как сделать фапч ? если LCELL замкнуты снаружи чипа - управлять частотой можно аналоговым сигналом.
Если замкнты только внутри - нужно делать короткие импульсы из опоры и вводить каким нибудь образом в кольцо LCELL.
Будет не полноценная фапч, а синхронизация гармоникой референса. Pаботать будет в узкой полосе частот и опорный кварц должен быть 30~50 мгц

umarsohod подхватите темку - ваш МАХ2+ ваш же FT2232 + отпилить откуданить память = народный Л.А, ваша же копейка+ будет.
Я вам даже плату под это дело нарисую , в чем нибудь человеческом :)

За предложенную помощь спасибо, но планы, пока, несколько другие -
FT2232 + EP3C10 + какое-нибудь АЦП (иногда аналоговые сигналы тоже хочется видеть).
Вот не знаю , ОЗУ ставить или нет?
А с генераторами на LCELL не заморачивайтесь, ничего хорошего не получится.При следующей
компиляции квартус разместит эти LCELL в другом месте и , или частота будет другой, или
вообще генерить перестанет. Лучше тогда-уж RC снаружи, им хоть понятно как управлять.