ТЕМА: Ответ для nick17

во что синтезируется конструкция "t>>7" из формулы "t*5&t>>7"? "t*5" умножитель, а "&t" побитовое и на логике.
И вообще на верилоге оператор >>. Хочу перенести на VHDL.

Ну вот присваиваете вы одну шину другой. А=В означает, что А[0]=В[0], А[1]=В[1], ...
Сдвиг же позволяет присваивать со смещением: А=В "<<" 1 даёт А[0]=0, А[1]=В[0], А[2]=В[1], ...
То есть операция очень дешевая, просто меняет межсоединения.