Добро пожаловать, Гость
Логин: Пароль: Запомнить меня
  • Страница:
  • 1

ТЕМА: [C to Verilog][Python to Verilog]

[C to Verilog][Python to Verilog] 12 года 10 мес. назад #985

  • kisly
  • kisly аватар Автор темы
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 8
  • Спасибо получено: 0
Собственно сабж. Если честно пробежался глазами по вашему мануальчику к языку, основные моменты уяснил. Но хочется писать на родном для меня языке (в связи с тем, что надо работать и с arm и с плис и PC). В процессе гугления было найдено несколько проэктов лохматых годов (самый свежий - MyHDL 2010 года), а некоторые выдают неведомою ЁХ ( ссылко :sick: ) .
Может что-нибудь посоветуете (желательно Си -2- Верилог) ? Просто сроки поджимают, и разбираться со спецификой Verilog'a особо нет времени (даже несмотря на запас для форсмажора).

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от kisly.

Re: [C to Verilog][Python to Verilog] 12 года 10 мес. назад #990

  • nckm
  • nckm аватар
  • Не в сети
  • Администрация форума
  • Администрация форума
  • Сообщений: 112
  • Спасибо получено: 34
www.c-to-verilog.com/
но честно говоря не верю, что результат будет хорошой

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

  • Страница:
  • 1
Время создания страницы: 0.136 секунд
Работает на Kunena форум