ТЕМА:

///////////////////////////////////////////////////////////////////////////////
module alu(cmd,a,b,qC,qY);
input [3:0]cmd;
input [15:0]a,b;
output qC;
output [15:0]qY;
wire [15:0]qa,qb,qL;
alua a1(qa,a,cmd);
alub a2(qb,b,cmd);
aluL a3(qL,qa,b,cmd);
aluA a4(qY,qC,qL,qb,cmd);
endmodule
///////////////////////////////////////////////////////////////////////////////
`define mov_op	(cmd==0)
`define add_op	(cmd==1)
`define sub_op	(cmd==2)
`define and_op	(cmd==3)
`define or_op	 	(cmd==4)
`define xor_op  	(cmd==5)
`define eq_op	(cmd==6)
`define ne_op   	(cmd==7)
`define gt_op	        (cmd==8)
`define ge_op	(cmd==9)
`define lt_op		(cmd==10)
`define le_op		(cmd==11)
`define ugt_op	(cmd==12)
`define uge_op	(cmd==13)
`define ult_op	(cmd==14)
`define ule_op	(cmd==15)
///////////////////////////////////////////////////////////////////////////////
`define cmdA	(`add_op||`sub_op||`and_op||`or_op||`xor_op||`ugt_op||`uge_op||`ult_op||`ule_op)
`define cmdAN	(`eq_op||`ne_op)
`define cmdB	(`mov_op||`add_op) 
`define cmdBN	(`sub_op||`ugt_op||`uge_op||`ult_op||`ule_op) 
`define cmdAND 	(`and_op) 
`define cmdOR	(`or_op)
`define cmdXOR 	(`xor_op||`eq_op||`ne_op) 
`define cmdC    	(`sub_op||`eq_op||`ne_op||`uge_op||`ult_op||`ge_op||`lt_op)
`define cmdINT   	(`gt_op||`ge_op||`lt_op||`le_op)
`define cmdCOM (`ne_op||`ult_op||`ule_op||`lt_op||`le_op)
`define cmdCMP  (`eq_op||`ne_op||`ugt_op||`uge_op||`ult_op||`ule_op||`gt_op||`ge_op||`lt_op||`le_op)
///////////////////////////////////////////////////////////////////////////////
module alua(q,a,cmd);
output [15:0]q;
input [15:0]a;
input [3:0]cmd;
assign q = 
	`cmdA ? a : 
	`cmdAN ? ~a : 
	`cmdINT ? a ^ 'h8000 : 0; 
endmodule
///////////////////////////////////////////////////////////////////////////////
module alub(q,b,cmd);
output [15:0]q;
input [15:0]b;
input [3:0]cmd;
assign q = 
	`cmdB ? b : 
	`cmdBN ? ~b : 
	`cmdINT ? b ^ 'h7FFF : 0; 
endmodule
///////////////////////////////////////////////////////////////////////////////
module aluL(q,a,b,cmd);
output [15:0]q;
input [15:0]a,b;
input [3:0]cmd;
assign q = 
	`cmdAND ? a & b :
	`cmdOR ?  a | b :
	`cmdXOR ? a ^ b : a; 
endmodule
///////////////////////////////////////////////////////////////////////////////
module aluA(qY,qC,a,b,cmd);
output [15:0]qY;
output qC;
input [15:0]a,b;
input [3:0]cmd;
wire [17:0]q;
assign q = {`cmdCOM, `cmdCMP, a} + b + `cmdC;
assign qY=q; 
assign qC=q[17];
endmodule
///////////////////////////////////////////////////////////////////////////////

///////////////////////////////////////////////////////////////////////////////
module alu(cmd,a,b,qC,qY);
input [3:0]cmd;
input [15:0]a,b;
output qC;
output [15:0]qY;
///////////////////////////////////////////////////////////////////////////////
`define mov_op 	(cmd==0)
`define add_op	(cmd==1)
`define sub_op	(cmd==2)
`define and_op	(cmd==3)
`define or_op	(cmd==4)
`define xor_op  (cmd==5)
`define eq_op	(cmd==6)
`define ne_op   (cmd==7)
`define gt_op	(cmd==8)
`define ge_op	(cmd==9)
`define lt_op	(cmd==10)
`define le_op	(cmd==11)
`define ugt_op	(cmd==12)
`define uge_op	(cmd==13)
`define ult_op	(cmd==14)
`define ule_op	(cmd==15)
///////////////////////////////////////////////////////////////////////////////
assign qY = 
	`mov_op ? b :
	`add_op ? a+b :
	`sub_op ? a-b :
	`and_op ? a&b :
	`or_op ?  a|b :
	`xor_op ? a^b : 0;
assign qC =
	`eq_op ? a==b : 
	`ne_op ? a!=b : 
	`ge_op ? $signed(a)>=$signed(b) : 
	`gt_op ? $signed(a)>$signed(b) : 
	`le_op ? $signed(a)<=$signed(b) : 
	`lt_op ? $signed(a)<$signed(b) : 
	`ugt_op ? a>b : 
	`uge_op ? a>=b : 
	`ult_op ? a<b : 
	`ule_op ? a<=b : 0;
endmodule
///////////////////////////////////////////////////////////////////////////////