ТЕМА:

Юрий, Николай. Как вы думаете на какой максимальной частоте могут работать сдвиговые регистры UFM для адреса и данных если предположить что чтение/запись в флеш мы не осуществляем?

Как мне кажется представленное в ДШ ограничение на 10МГц обуславливается переходными процессами при чтении или записи в область флеш памяти. Я прав? Или могут действовать другие ограничения?

Как оно там все устроено, можно только предполагать. Я думаю, в реалии, флеш паралельный 16-ти битный с временем доступа около 50нс.
Поскольку, по тому-же ДШ, чип должен стартовать за 200 микросекунд, т.е. должно загрузиться около 4000 слов с частотой 20м (частота внутреннего R/C генератора).
Чтобы выяснить, как реализован пользовательский интерфейс к флеш, нужно делать какие-то практические эксперименты.
Я думаю, медленно появляется только первый бит.

umarsohod пишет: Как оно там все устроено, можно только предполагать. Я думаю, в реалии, флеш паралельный 16-ти битный с временем доступа около 50нс.

Т.е. 20МГц?

umarsohod пишет: Поскольку, по тому-же ДШ, чип должен стартовать за 200 микросекунд, т.е. должно загрузиться около 4000 слов с частотой 20м (частота внутреннего R/C генератора).

Юрий не совсем понял про какой запуск идет речь? По включению питания инициализация FPGA сущности чипа? Т.е. Вы считаете что флеш по сути единый что для инициализации потрохов LUT и мултиплексоров, что и для UFM области флеша? Это логично.

umarsohod пишет: Чтобы выяснить, как реализован пользовательский интерфейс к флеш, нужно делать какие-то практические эксперименты.
Я думаю, медленно появляется только первый бит.

Не совсем понял про первый бит. Не могли бы разжевать?

В качестве эксперимента можно например организовать последовательную запись и чтение в регистр данных на частоте большей чем 10МГц, скажем на частоте 40МГц?

Как Вы считаете, Юрий, жизнеспособна ли идея считывать в регистр данных из флеш на нормированной производителем частоте, а по сдвиговому регистру прогонять на с максимальной. Обиден тот факт что получить данные из флеш можно очень быстро (10МГц это очень неплохо) а вот увидеть их во всю ширину разрядности только через 16 тактов (15 тактов если не выдвигать последний бит). Как объединить эти две частоты в результирующую? Точнее как объединить это более менее понятно (через мультиплексор на LUT), но вот как донести до Квартуса что это все законно?

Можно попробовать считывать флеш с заранее известным контентом на большой частоте, например 80м.
Если наши предположения верны, то непровильно будут считываться только первые биты.

umarsohod пишет: Если наши предположения верны, то непровильно будут считываться только первые биты.

И все таки не совсем понимаю почему только первые биты? Мы говорим о сдвиговом регистре параллельная запись в который нормирована в 1 период на частоте 10МГц. Или частотность флеша намного ниже? Если читаем за период 1/10МГц, а двигать начинаем на частоте 80МГц то почему будут потеряны данные?

Сделал несколько экспериментов. С битами похоже я был не прав, с увеличением частоты ошибки
начинают выскакивать во всех битах равномерно. Флеш я заполнил чередующимися АААА и 5555.
Максимальная частота, при которой не возникает ошибок 62.5м на 66 уже сильно сбоит.

Спасибо Юрий за эксперимент!

Могли бы Вы сказать пройдет ли вот такой хитрый фокус с UFM если на линии тактирования регистра данных UFM выставить такую вот последовательность, сдвинем ли мы реальные данные? Возможен ли такой клок силами квартуса?

Возможно, нужно пробовать. К тому-же, поскольку DRCLK можно взять только с
выхода тригера, основной клок должен быть хотя-бы 160.