Добро пожаловать, Гость
Логин: Пароль: Запомнить меня

ТЕМА: Запоминающий осциллограф

Запоминающий осциллограф 9 года 8 мес. назад #3388

  • Chaosorg
  • Chaosorg аватар Автор темы
  • Не в сети
  • Завсегдатай
  • Завсегдатай
  • Сообщений: 312
  • Спасибо получено: 18

Leka пишет: Нет, с точки зрения синтеза, это просто заранее оговоренный способ синтезируемого описания стандартного триггера 1) без асинхронного сброса, 2) с асинхронным сбросом.
"always @(posedge d)...;" просто означает, что сигнал "d" будет заведен на клоковый вход триггера.
"always @(posedge c or posedge d) if(c) ...; else ...;" просто означает, что сигнал "d" будет заведен на клоковый вход триггера, а сигнал "c" - на вход асинхронной установки/сброса.


Понял. Жаль, често говоря. Я именно это и выяснил в ходе своих попыток, но надеялся, что ошибался и мне кто-нить подскажет какой-то путь, при котором если я написал реагировать именно на posedge, то и в последующих конструкциях if можно было бы истинным считать именно фронт, а не фронт_и_далее_площадку. A verilog, если бы не находил аппаратного воплощения у элементарных блоков конкретной ПЛИС, то строил бы предложенные Вами узлы для выделения posedge сам. Иначе получается семантическая неоднозначность слова posedge и связанного с ним имени сигнала внутри блока.

Скажите пожалуйста, а у VHDL его if (clk'event and clk='1') then или if rising_edge(clk) then тоже меняет свой смысл в зависимости от каких-то заранее оговоренных способов использования?

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3389

  • Leka
  • Leka аватар
  • Не в сети
  • Живу я здесь
  • Живу я здесь
  • Сообщений: 635
  • Спасибо получено: 54
VHDL совсем не знаю.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3390

  • Chaosorg
  • Chaosorg аватар Автор темы
  • Не в сети
  • Завсегдатай
  • Завсегдатай
  • Сообщений: 312
  • Спасибо получено: 18
увидел такую штуку, но только в статьях про симуляцию Verilog проектов
a<= @(posedge c) b;

еще там про указание задержек через # и всякие нюансы через force release fork и join

что из всего этого арсенала влияет не только на симуляцию, но и синтез ?

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3391

  • Leka
  • Leka аватар
  • Не в сети
  • Живу я здесь
  • Живу я здесь
  • Сообщений: 635
  • Спасибо получено: 54
Ничего. Для синтеза только always@(posedge ...).

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3394

  • Chaosorg
  • Chaosorg аватар Автор темы
  • Не в сети
  • Завсегдатай
  • Завсегдатай
  • Сообщений: 312
  • Спасибо получено: 18
Вроде справился с частотомером. Сейчас ищу наиболее практически удобный вариант использования, а пока выложил текущую версию осциллографа, содержащего этот частотомер.

marsohod.org/forum/proekty-polzovatelej/...lograf?start=10#3393

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3397

  • Leka
  • Leka аватар
  • Не в сети
  • Живу я здесь
  • Живу я здесь
  • Сообщений: 635
  • Спасибо получено: 54

Alvich пишет:

Если кто попробует - просьба сообщить, что получилось, работает/не работает. У CycloneV и CycloneIII/IV разные pll, поэтому вносил изменения в исходники.

Попробовал проект на живом генераторе.
У меня на Cyclone IV E проект в общем работает. ...

Подарили DE0-nano, пробовал свой проект (с дополнительными изменениями) - не то, какая-то ошибка в дизайне, наверно - много точек "выпадают", поэтому вместо сигнала - "бледная" копия (на Cyclone V GX ничего такого не было, линия сигнала сплошная).
Поэтому у меня вопрос к Alvich - как выглядела линия сигнала (например, нулевая при отсутствии сигнала) - сплошной, или прерывистой?

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от Leka.

Запоминающий осциллограф 9 года 8 мес. назад #3399

Leka,
Линия на экране выглядела как "прерывисто- сплошная" , т.е. я так понял наблюдался "шум" компаратора (по амплитуде, линия имела толщину несколько пикселей, по апмлитуде различимый шаг изменения синусоиды был 10 мВ).
По длине - "прерывистось" сливалась в "сплошную" линию, в общем получалась как сплошная (напоминало послесвечение ЭЛТ).
Это наблюдалось и в отсуствие сигнала на нулевой линии и при наличии сигнала при отрисовке синусоиды. При полном размахе синусоиды "прерывистость" была более заметна, при меньшей амплитуде - менее заметна.
Спасибо сказали: Leka

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3400

  • Leka
  • Leka аватар
  • Не в сети
  • Живу я здесь
  • Живу я здесь
  • Сообщений: 635
  • Спасибо получено: 54
Понятно, спасибо. У меня "прерывистость" по длине. Наверно, какая-то ошибка из-за дополнительных изменений, тк поменял пассивную обвязку - вместо опорного генератора на емкости сделал R-2R ЦАП. Буду разбираться, потом выложу обновленный дизайн.
Вход сделал 200кОм||15пФ с делителем 1:2, но импеданс можно увеличить до 1МОм||15пф, тк входные токи существенно меньше даташитовских 10мкА.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от Leka.

Запоминающий осциллограф 9 года 8 мес. назад #3401

Leka,
Дополнительно,
Пробовал запитывать плату от аккумуляторов в предположении что компаратор ловит пульсации источника питания платы, но толщина линии (шум) не уменьшалась. К сожалению лучшее разделение аналогового питания (питание компаратора) от цифрового (остальная схема) на готовой плате врядли удастся сделать.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Запоминающий осциллограф 9 года 8 мес. назад #3404

  • Leka
  • Leka аватар
  • Не в сети
  • Живу я здесь
  • Живу я здесь
  • Сообщений: 635
  • Спасибо получено: 54
3100мВ/512=6мВ, меньшие шумы не имеет смысла делать, наверно (да и гистерезис д/б у компараторов). Визуально это не мешает, имхо.
Порадовало, что относительно небольшие значения утечек и емкостей LVDS входов на DE0-nano позволит сделать стандартный вход 1МОМ||15пФ без активной обвязки, и с большой полосой (пока не мерил, меандр выглядит меандром). Хочу из принципа сделать удобный стробоскоп на ПЛИС с только пассивной обвязкой, без ОУ/транзисторов/и тп.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от Leka.
Время создания страницы: 0.262 секунд
Работает на Kunena форум