Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Тэги
testbench
Buttons
WebServer HTTP-GET
memtest
Марсоход3bis
Уроки Verilog HDL
симулятор
FTDI
Altera
скрипт
FPGA
Quartus Prime
Mining
SDRAM
теннис
USBTerm
counter
RS-232
more then moore
датчик
Linux
ПЛИС
CPLD
ALtera
Build
игра Змейка
Altera Quartus II
моторчик
Pi-zero
логический анализатор
CPLD
шаговый мотор
picorv32
USB function
стабильность
тестбенч верилог
marsohod3
ИК
MCY112
Проект FPGA
HyperRAM
Марсоход3
Verilog
InnovativeFPGA
защелка
7-segment
Altera MAX-II
WS2812B
miner
CZN-15E
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Логин
Авторизоваться, если Вы зарегистрированы
Введите Ваши данные
Логин:
Пароль:
Запомнить меня
Забыли пароль?
Нет акаунта
Зарегистрируйтесь пожалуйста!
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Подписка
Тэги
CPLD
машинка
Serial
Scripting Layer For Android
Последовательный порт
Linux
Scr1
дальномер
MAX II
плата Марсоход
Altera
ПЛИС
update
RTL Viewer
SignalTap
Quartus II
HDSDR
MBFTDI
фаза
FT2232H
button
синхронизатор
Marsohod3
двоичный счетчик
язык Verilog
защелка
Amber
Forth
SL4A
OSS CAD Suite
Icarus
SDRAM
Open Hardware
MTBF
Quartus
ЦАП
Altera Quartus II
светодиодный куб
Bluetooth
FPGA
GOWIN
VSYNC
проектирование ПЛИС
CPLD
условное исполнение
toolchain
Ethernet
3D дисплей
scr1
бренд
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...