Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Тэги
Update
Controller
FPGA
7-segment
GOWIN
плата Марсоход
miner
VT100
USB cable
VHDL
Verilog HDL
ПЛИС
Космос
OpenCores
sdram
схемотехника FPGA
JTAG
Марсоход2
синус
тестбенч
WiFi
БЛОГ о ПЛИС
FIFO
ENDDR
USBTerm
DETFF
конкурс
система на кристалле
MAX II
Шилд
SignalTap
gray counter
Verilog testbench
Game
contest
tesbench
MTBF
Android
схемы в Quartus II
измерения
удалённое управление
Altera Quartus II
программирование FPGA
Quartus Prime
PCAD
телескоп
MIDI
Mobile Phone
TeraTerm
версия
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Логин
Авторизоваться, если Вы зарегистрированы
Введите Ваши данные
Логин:
Пароль:
Запомнить меня
Забыли пароль?
Нет акаунта
Зарегистрируйтесь пожалуйста!
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Подписка
Тэги
МИДИ
Altera
FIR Comp
интернет магазин
Ethernet
MAX II
USB программатор
измерение
демультиплексор
SHA256
шаговый двигатель
SDR radio
USBTerm
JTAG
спектр
инжектор
форсунки
Update
Verilog
последовательный порт
ИК интерфейс
NIOS II
time-to-digital
M02mini
пошаговые инструкции
Quartus II
поразительно
FTDI
7-segment
RISC-V
ARM v2a
Altera Quartus II
АЦП
GPIO
ПЛИС
Bootloader
Персеиды
Gowin
программирование FPGA
VHDL
MAX10
программатор
иллюминация
Raspberry Pi3
MIDI
Лабораторная работа
toolchain
FPGA
схемотехника FPGA
версия
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...