Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Тэги
Gowin
USB приемник
SDRAM
GNU Octave
sdram
Controller
синтез частоты
MBFTDI
тестбенч
NAND
epm7032S
MAX II
core
make menuconfig
OSER10
марсоход2
АЦП
VHDL
Verilog примеры
windbg
Марсоход3GW
Plastic Optical Fiber
форсунки
ADC1175
симуляция Verilog
global clock
ПЛИС
сигнал
GOWIN
Marble Machine
трит
машинка
FPGA
Altera
Verilog
iverilog
плата Марсоход
Stream
Gigabit Ethernet
Life Game
сдвиг фазы PLL
FIFO
симулятор
toolchain
testbench
USBBlaster
симуляция Icarus Verilog
RTLViewer
Linux
Марсоход3
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Моя корзина покупок
Ваша корзина пуста.
Вернуться в магазин
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Подписка
Тэги
Altera
Quartus II
SL4A
MCY112
плата разъемов
Android
последовательный порт
САПР
Cyclone3
USB дескрипторы
КИХ
DisplayDuplication
Антенна
контроллер памяти
Scr1
island- style FPGA
winrad
Марсоход
VHDL
капча
тестбенч
ПЛИС
serial port Verilog
Quartus Prime
MBFTDI
Visual Studio
WebServer HTTP-GET
Cyclone III
FPGA
спектр
Verilog примеры
decoder
Octave
плата
MAX10
Linux
FIFO
debug
RISC-V
Уроки Verilog HDL
crosstool-ng
Altera RTLViewer
преобразователь уровня
Verilog
Gowin
колебательный контур
схемотехника FPGA
ультразвук
MAX3000A
Jukebox
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...