Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Тэги
video game Tennis
FPGA
ПЛИС
CPLD
Gowin
плата Марсоход
Icarus Verilog
Altera
SDRAM
USBTerm
MAX II
CRC32
LEDs
Quartus Prime
Симуляция
7-segment
OrangePi-PC2
Телескоп БТА Архыз
частотомер
MIPSopen
моторчик
терминал
FPGA проект
измерение длительности
Bootloader
последовательный порт
поразительно
Марсоход3
Quartus II
Altera RTLViewer
USB дескрипторы
Микрофон
магнит
Уроки Verilog HDL
Марсоход
crosstool-ng
UsbBlaster
InnovativeFPGA
шифр
ультразвук
синусоида
тестбенч
Scr1
Altera Quartus II
троичная логика
bblpt
cgminer
dumpvars
ALTERA
телескоп
Комментарии
Пошаговая инструкция: создаем проект Quartus II
mikushin
07.11.2025 07:29
******************************************************************* Info: Running Quartus II Analysis ...
Подробнее...
Введение в Verilog, Второй урок. Иерархия проекта.
Михаил_
29.10.2025 14:04
Как поведет себя однобитный сумматор при поступлении двух единиц на вход? Согласно таблице истинности ...
Подробнее...
Установка Intel Quartus Prime Lite Edition
ника
27.10.2025 17:03
:lol:
Подробнее...
Введение в Verilog. Пятый урок, Синхронная логика.
Лаврентий
25.10.2025 03:18
Упоминаемая во всех пяти уроках "Комбинаторная логика" - это всё-таки Комбинационная логика. Поскольку ...
Подробнее...
Разворот бит в шине на Verilog
rus
07.10.2025 11:30
reg [7:0]src; //reverse? wire [0:7]re1; assign re1 = src; //does not work.. Но это так не работает! Почему ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Моя корзина покупок
Ваша корзина пуста.
Вернуться в магазин
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Подписка
Тэги
плата Марсоход
управление
Счетчик кода Грея
verilog
make vmlinux
ПЛИС
Verilog
БИХ
шилд
Quartus II
Уроки Verilog HDL
USB анализатор
CPLD
спектр
Altera CPLD UFM module
радио
MBFTDI
условное исполнение
MAX10
Марсоход2RPI
Quartus Prime
Марсоход2
iverilog
цветомузыка
FPGA
sdram
Icarus Verilog
Телескоп БТА Архыз
луч видеосигнала
ДНК
SL4A
FORTH
расчет фильтра
Altera
усилитель
framebuffer
модуляция
видеоадаптер
Icarus
7-segment
MAX II
защелка
OSS CAD Suite
CORE
схема программатора
SignalTap
Scripting Layer For Android
WebServer HTTP-GET
схемотехника FPGA
Update
Комментарии
Пошаговая инструкция: создаем проект Quartus II
mikushin
07.11.2025 07:29
******************************************************************* Info: Running Quartus II Analysis ...
Подробнее...
Введение в Verilog, Второй урок. Иерархия проекта.
Михаил_
29.10.2025 14:04
Как поведет себя однобитный сумматор при поступлении двух единиц на вход? Согласно таблице истинности ...
Подробнее...
Установка Intel Quartus Prime Lite Edition
ника
27.10.2025 17:03
:lol:
Подробнее...
Введение в Verilog. Пятый урок, Синхронная логика.
Лаврентий
25.10.2025 03:18
Упоминаемая во всех пяти уроках "Комбинаторная логика" - это всё-таки Комбинационная логика. Поскольку ...
Подробнее...
Разворот бит в шине на Verilog
rus
07.10.2025 11:30
reg [7:0]src; //reverse? wire [0:7]re1; assign re1 = src; //does not work.. Но это так не работает! Почему ...
Подробнее...
На форуме
Нет сообщений для показа
Реклама
Подробнее...