Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Тэги
Телескоп БТА Архыз
машина состояний
МИДИ
Altera
rPLL
pipeline
счетчик по модулю
JTAG
bitbang
спам
MA3128
баг
Quartus II
FPGA
Plastic Optical Fiber
меандр
микроконтроллер
MAX II
Microsoft
mbftdi
miner
купить плату
Raspberry PI3
ENDDR
ПЛИС
Tennis
Verilog
моторчик
MBFTDI
эффект ЭХО
мышь
FORTH
шаговые двигатели Raspberry
плата Марсоход
частотомер
VSYNC
Python
Атлантис
Симуляция
протокол
HDMI
FIFO
OpenOCD
амплитудная модуляция
ДНК
always
USB HOST
печатная плата
Serial
Altera RTLViewer
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Моя корзина покупок
Ваша корзина пуста.
Вернуться в магазин
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
Оферта
Моя корзина
Оформить заказ
Мои заказы
Мои данные
Вход/Выход
О нас
Подписка
Тэги
FPGA
НАЧАЛО
testbench
сумматор
Марсоход3
Quartus Prime
Linux
датчик
MAX10
примеры
плата Марсоход
LEDs
MAX II
Verilog
Altera
симуляция проекта
Source
MBFTDI
Антенна
монтаж плат
JTAG
Initial Ram Disk
кошка
InnovativeFPGA
типы сигналов
ALTPLL
Марсоход3bis
Modelsim
тестбенч
windbg
GNU Octave
ИК приемник
Альтера
dumpfile
UsbBlaster
video game Tennis
Измерения
Python
температура
data processing
dumpvars
программатор
измерения
дешифратор
светодиодная лента
АЦП
синхронное FIFO
хобби
полифония
драйвер устройства
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...