сигналы USB шины поведенческие блоки Verilog HDL вычитатель датчик температуры сумматор расчет фильтра Последовательный порт трит Brainfuck XNOR Altera Android фаза dumpfile ModelSim ARM v2a Уроки Verilog HDL JTAG coprocessor CPLD FPGA altera Quartus II OpenCores пила Бипер LEDs Verilog Gotcha теннис MAX3000A VHDL VSYNC системные функции COM-порт ПЛИС проект для ПЛИС button Buttons RISCV конкурс condition execution CRC32 ИК приемник front edge CORDIC debug плата Марсоход ENDDR Verilog