Verilog HDL MAX II Симуляция проекта Теннис Quartus телескоп Altera RTLViewer Майнер с алгоритмом Blake результат 7-ми сегментный индикатор Altera синхронное FIFO Некоторые итоги SDRAM testbench USB sender FPGA UsbBlaster Синтез звука Видеоигра Питон отладка blake8 toolchain JTAG Server python boot-loader fpga Software Defined Radio Машина мыльных пузырей Марсоход2 state machine датчик JTAG Микрофон Quartus II FPGA Cyclone III D-триггер Испытание Quartus II v12 0 SP1 Verilog Cyclone III текстовый дисплей CPLD компиляция ядра ADC1175 амплитудная модуляция Марсоход3 cgminer и USB ScratchBoard MAX10 libjtag