Немного теории

Я тут затеялся написать серию статей "Verilog в картинках".

Идея в том, чтобы показать примеры кода на языке Verilog и примерное схемное представление того, что описывает этот код. Зачем это нужно? Да затем, что бездумно писать код на Verilog - это не правильно. Я и сам когда-то писал в стиле "как на C/C++" с длиннющими функциями со множественными вложенными if-else и так далее, но теперь понимаю, что был не прав. Каждая фраза написанная на Verilog отливается в конкретные триггера и логику. Мне думается, что это правильно - представлять себе "схему" того, что написал. Если же код длинный и путанный, то представить себе, что это он такое описывает довольно трудно.

Метод написания статей я выбрал следующий. Я буду писать кусочки кода на Verilog, компилировать их с помощью Altera Quartus II и затем смотреть, что получилось в программе Altera Quartus II RTLViewer.

Как запустить RTLViewer? В среде Quartus выбирайте пункт меню Tools / Netlist Viewer / RTL Viewer. Это очень полезная вещь - смотреть что получается с твоим проектом в RTLViewer. Иногда глядя в него понимаешь, что в коде не все хорошо или есть ошибки или описки.

Если Вам захочется копнуть еще глубже, что бы понять внутренности реализованных компонентов, то можно еще посмотреть Tools / Netlist Viewer / Technology Map Viewer - это еще более детальное представление реализованного проекта в микросхеме Альтеры.

Ну вот первая статья уже есть - про мультиплексоры. Будут и еще статьи про другие разные типовые компоненты схем.