Sidebar

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Modelsim проект Quartus II терминал VT100 пила Altera MAX10 машинка скрипт Clock Domain Cross SignalTap воздушная подушка терминал Icarus Verilog JTAG тестбенч схемы в Quartus II FPGA проект Amber windbg UART USBTerm FPGA M02mini купить плату Pi-zero MAX II USB устройство HDMI Scripting Layer For Android ЦАП SDRAM MBFTDI button CPLD Уроки Verilog HDL Altera 7-segment WebServer HTTP-GET Астротрекер Атлантис датчик Cyclone V Serial port Ethernet Радио GitHub Copilot Марсоход установка SMD на плату ByteBlaster драйвер устройства RTL Viewer

Комментарии

  • Загрузка Quartus Web/Prime

    Арина 18.09.2026 10:25
    А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(

    Подробнее...

     
  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
  • MA3128
  • Марсоход3GW2
  • Марсоход2bis
  • Марсоход2RPI
  • Марсоход3

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.


Warning: Creating default object from empty value in /home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php on line 17
Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World! 24 сентября 2012 Просмотров: 19328
Исходный код тестбенча для мПЛИС (проект ПЛИС внутри ПЛИС) 20 июня 2011 Просмотров: 16958
Исходный код ПЛИС внутри ПЛИС 20 июня 2011 Просмотров: 17027
Тестбенч игры Теннис 05 марта 2011 Просмотров: 16062
Улучшенный модуль генерации синхросигналов VGA 20 февраля 2011 Просмотров: 22930
Тестбенч модуля синхронизации для VGA 20 февраля 2011 Просмотров: 20178
Тестбенч ИК приемника 09 февраля 2011 Просмотров: 18911
Приемо-передатчик последовательного порта 09 февраля 2011 Просмотров: 25791
Модуль ИК приемника на Verilog 09 февраля 2011 Просмотров: 26152
Модуль приемника USB (с сигналом сброса на некоторые регистры) 17 января 2011 Просмотров: 16133

Страница 1 из 3

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • Вперёд
  • В конец

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

FTDI Altera MAX-II Verilog HDL FPGA JTAG FT2232H плата Марсоход ИК управление FORTH Radio измерение ПЛИС EPM3128 MAX3000A тест ОЗУ Марсоход3 MAX10 фаза Quartus II симуляция Timer Altera MBFTDI ПЛИС OrangePi-PC2 программирование FPGA Verilator управление bluetooth Half-step MIPSfpga Cyclone IV Gowin синхронизатор МИДИ Setup Icarus Verilog трит CPLD программатор MAX II косинус Clock Domain Cross сигналы USB шины miner КИХ Virtual JTAG ИК интерфейс Санкт-Петербург Altera Quartus II АЦП Gray code

Комментарии

  • Загрузка Quartus Web/Prime

    Арина 18.09.2026 10:25
    А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(

    Подробнее...

     
  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

На форуме

  • Нет сообщений для показа