Sidebar

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

отладка Amber SL4A плата Марсоход Software Defined Radio Уроки Verilog HDL SDRAM амплитудная модуляция MAX II Verilog HDL verilog MAX10 Icarus Verilog АЛЬТЕРА день радио развертка датчик testbench Марсоход3GW video game Tennis тест ОЗУ видеоигра модуль на Verilog MBFTDI схемы в Quartus II Clock Domain Cross Altera Quartus II Персеиды Serial breadboard Verilog GOWIN не реклама измерение частоты Hardware Freedom Day MCY316 Quartus Prime ILMS5360 новая плата Марсоход измерение ИК приемник терминал трассировка сигнала CPLD ПЛИС колебательный контур IR-control HSYNC механика Timer

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
  • MA3128
  • Марсоход3GW2
  • Марсоход2bis
  • Марсоход2RPI
  • Марсоход3

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.


Warning: Creating default object from empty value in /home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php on line 17
Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World! 24 сентября 2012 Просмотров: 18956
Исходный код тестбенча для мПЛИС (проект ПЛИС внутри ПЛИС) 20 июня 2011 Просмотров: 16530
Исходный код ПЛИС внутри ПЛИС 20 июня 2011 Просмотров: 16531
Тестбенч игры Теннис 05 марта 2011 Просмотров: 15615
Улучшенный модуль генерации синхросигналов VGA 20 февраля 2011 Просмотров: 22407
Тестбенч модуля синхронизации для VGA 20 февраля 2011 Просмотров: 19726
Тестбенч ИК приемника 09 февраля 2011 Просмотров: 18589
Приемо-передатчик последовательного порта 09 февраля 2011 Просмотров: 25134
Модуль ИК приемника на Verilog 09 февраля 2011 Просмотров: 25385
Модуль приемника USB (с сигналом сброса на некоторые регистры) 17 января 2011 Просмотров: 15794

Страница 1 из 3

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • Вперёд
  • В конец

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

MAX II анализатор протокола USB симуляция Verilog FT2232 FTDI шифр ПЛИС JTAG InnovativeFPGA tesbench Altera Quartus II лабиринт тестбенч Testbench CORDIC Verilog Плата Марсоход UsbBlaster CPLD плата Марсоход Quartus II Марсоход3 новая плата Марсоход ИК управление тест ОЗУ Уроки Verilog HDL CZN-15E перенос симуляция TeraTerm пульт ДУ FPGA марсоход2 взято с хабра Cyclone 10LP D-триггер Quartus PM-радио Verilog HDL Star Track Micron Xilinx счетчик грея Wizart Quartus Prime система на кристалле Altera полифония USBTerm PICOSOC

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа