Sidebar

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

FIFO АЦП Marsohod2 Quartus Prime FPGA Altera RTLViewer управление через Bluetooth UART лабораторная bugfix Марсоход3GW пульт ДУ Марсоход3bis декодер Cyclone III testbench ЭФО Код Грея MBFDI always Quartus II плата Марсоход Gowin ПЛИС GitHub Copilot ИК приемник Altera Altera MAX-II Новый Год USBTerm ALARM micron Python Марсоход2bis Altera Quartus II MPSSE тестбенч Verilog HDL Verilog MIPSopen машинка web server flip-flop измерения Уроки Verilog HDL снеговик boot-loader MIPSfpga работа над ошибками Altera CPLD UFM module

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
  • MA3128
  • Марсоход3GW2
  • Марсоход2bis
  • Марсоход2RPI
  • Марсоход3

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.


Warning: Creating default object from empty value in /home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php on line 17
Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
USB приемник 09 апреля 2010 Просмотров: 20238
Синтезатор нот на VERILOG 25 января 2010 Просмотров: 19656
Модуль на VERILOG играет музыку 25 января 2010 Просмотров: 17494
Исходный текст модуля видео синхронизации HVSYNC на VERILOG 25 января 2010 Просмотров: 17307
Текст модуля GAME на VERILOG для игры Теннис 25 января 2010 Просмотров: 14504

Страница 3 из 3

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • Вперёд
  • В конец

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

программатор global clock coprocessor condition execution debug Altera ПЛИС Linux тестбенч синхронный сброс Verilog VPI MAX10 Blockchain Марсоход3 Воспроизведение звука testbench Serial FPGA Verilog web server always SDRAM GtkWave ARM v2a уроки Altera Quartus II КИХ FORTH плата Марсоход MAX II Scr1 схема USB программатор 7-segment платы датчик Волшебство Последовательный порт Build Quartus II FIFO icarus serial port MTBF АМ протокол MA3128 Марсоход HDMI ультразвук Quartus Prime

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа