Sidebar

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Verilog TAP Controller Gray code risc-v Verilog State Machine Framework ПЛИС меандр Serial Marsohod3GW Quartus II SDRAM плата Марсоход Initial Ram Disk MBFDI Клавиатура FPGA Virtual JTAG Altera front edge MBFTDI Уроки Verilog HDL схема программатора DisplayDuplication ByteBlaster расчет фильтра фреймбуффер marsohod3 CPLD MAX II MAX II UFM M02mini Windows boot-loader Quartus II project jtagserver Russian Open-Source Hardware MAX II Icarus Verilog Марсоход2 Марсоход2RPI шифр Sourcery blake8 FIR Comp компиляция ядра Verilog HDL Intel Марсоход3 Антенна AMBER SoC симуляция

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
  • MA3128
  • Марсоход3GW2
  • Марсоход2bis
  • Марсоход2RPI
  • Марсоход3

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.


Warning: Creating default object from empty value in /home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php on line 17
Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World! 24 сентября 2012 Просмотров: 18957
Исходный код тестбенча для мПЛИС (проект ПЛИС внутри ПЛИС) 20 июня 2011 Просмотров: 16534
Исходный код ПЛИС внутри ПЛИС 20 июня 2011 Просмотров: 16533
Тестбенч игры Теннис 05 марта 2011 Просмотров: 15620
Улучшенный модуль генерации синхросигналов VGA 20 февраля 2011 Просмотров: 22411
Тестбенч модуля синхронизации для VGA 20 февраля 2011 Просмотров: 19729
Тестбенч ИК приемника 09 февраля 2011 Просмотров: 18592
Приемо-передатчик последовательного порта 09 февраля 2011 Просмотров: 25138
Модуль ИК приемника на Verilog 09 февраля 2011 Просмотров: 25388
Модуль приемника USB (с сигналом сброса на некоторые регистры) 17 января 2011 Просмотров: 15796

Страница 1 из 3

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • Вперёд
  • В конец

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

симулятор CPLD Marsohod2bis Altera Phase-Lock Loop управление FPGA Verilog синхронное ФИФО сумматор MAX II температура Марсоход тестбенч INITRD Serial микроконтроллер ПЛИС Verilog HDL видео игра Теннис SignalTap USB host декодер LMX9838 Spectra-Q Quartus II инжектор Active Serial arm-none-linux-gnueabi-gcc Cyclone III crosstool-ng MCY316 iverilog Уроки Verilog HDL ЛУТ ИК приемник initial statement развертка Raspberry Pi4 sdram cgminer датчик ЭФО VSYNC PSRAM Russian Open-Source Hardware FIFO D-триггер Атлантис USBTerm

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа