Sidebar

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

интерпретатор измерение частоты testbench спектр плата Марсоход winrad dll Verilog Tennis Плата Марсоход HyperRAM FPGA FPGA проект Quartus Prime Bitcoin debug MAX II USBBlaster MBFTDI MIPSopen описание дешифратор make vmlinux RTL Viewer 7-segment Android CPLD шасси Blockchain ARM v2a Уроки Verilog HDL Мультик ModelSim Altera iverilog последовательный порт температура Quartus II теннис Клавиатура тестбенч Marble Machine ИК приемник схемотехника платы разработчика SignalTap Ubuntu язык C защелка патч Linux blakecoin

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
  • MA3128
  • Марсоход3GW2
  • Марсоход2bis
  • Марсоход2RPI
  • Марсоход3

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.


Warning: Creating default object from empty value in /home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php on line 17
Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
Тестбенч модуля синхронизации для VGA 20 февраля 2011 Просмотров: 19816
Тестбенч ИК приемника 09 февраля 2011 Просмотров: 18643
Приемо-передатчик последовательного порта 09 февраля 2011 Просмотров: 25261
Модуль ИК приемника на Verilog 09 февраля 2011 Просмотров: 25549
Модуль приемника USB (с сигналом сброса на некоторые регистры) 17 января 2011 Просмотров: 15842

Страница 2 из 5

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • 4
  • 5
  • Вперёд
  • В конец

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Марсоход3 OpenFPGA Verilog VHDL луч видеосигнала Verilator Verilog HDL Quartus Prime HC-SR04 7-segment USB11 Host FPGA Altera Quartus II miner marsohod3 winrad dll latch ПЛИС тестбенч InnovativeFPGA Altera симуляция Icarus Verilog python INITRD уроки Quartus II RTLViewer синхронный сброс debug не реклама button FTDI Quartus II sdram Уроки Verilog HDL Verilog примеры синхронное ФИФО двоичный счетчик сигнал Gowin плата Марсоход ИК ALTERA шасси преобразователь уровня описание схем phase shift video game Tennis логический анализатор Астротрекер Marble Machine

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа