Sidebar

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Amber двоичный счетчик описание схема технология микросхем Altera Quartus II beam-robot марсоход2 ffmpeg Verilator Quartus синтезатор FIFO Altera Quartus II FPGA Сколково breadboard схемотехника последовательный порт Иридиум Марсоход3bis Персеиды Android Pi-zero Gigabit Ethernet Python OpenOCD GPIO спектр marble machine процессор ARM CPLD ЦАП 100ps Астротрекер Verilog Icarus Raspberry MAX II MAX II UFM шаговый двигатель UBUNTU Verilog примеры конкурс SignalTap TeraTerm Active Serial Программатор троичная логика

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
  • MA3128
  • Марсоход3GW2
  • Марсоход2bis
  • Марсоход2RPI
  • Марсоход3

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.


Warning: Creating default object from empty value in /home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php on line 17
Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
USB приемник 09 апреля 2010 Просмотров: 20320
Синтезатор нот на VERILOG 25 января 2010 Просмотров: 19701
Модуль на VERILOG играет музыку 25 января 2010 Просмотров: 17581
Исходный текст модуля видео синхронизации HVSYNC на VERILOG 25 января 2010 Просмотров: 17343
Текст модуля GAME на VERILOG для игры Теннис 25 января 2010 Просмотров: 14541

Страница 5 из 5

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • 4
  • 5
  • Вперёд
  • В конец

Смотрите

  • Шасси Марсохода
  • FPGA блог
  • Форум
  • Платы FPGA
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

баг web server RISCV плата Марсоход Verilog примеры сигнал описание последовательный порт поразительно уроки Altera Quartus II RTL Viewer симулятор ПЛИС Gowin презентация FPGA 7-ми сегментный индикатор Марсоход Amber JTAG ByteBlaster Python Altera Quartus II HDMI MAX10 развертка dumpvars FIFO WebServer HTTP-GET FTDI MAX II UsbBlaster Altera КИХ Cyclone IV Verilog testbench Gigabit Ethernet технология микросхем Медведь Частота ноты удаленное управление игра rPLL VSMF HC-SR04 2232H OpenOCD конкурс modelsim Марсоход2RPI

Комментарии

  • Выделение момента изменения сигналов на Verilog

    jeckk 01.09.2026 05:38
    Спасибо, как раз за утренним кофе зашло! :lol:

    Подробнее...

     
  • Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

    jeckk 30.08.2026 09:52
    где постановка задачи, что за rf-триггер, для чего он понадобился

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    jeckk 30.08.2026 03:21
    у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...

    Подробнее...

     
  • Введение в Verilog, Третий урок - арифметика и логика

    jeckk 29.08.2026 13:46
    #1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: сделаем сумматор

    jeckk 26.08.2026 07:23
    пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...

    Подробнее...

На форуме

  • Нет сообщений для показа