ТЕМА:

goldfish75 пишет: 1й вариант работает правильно, а во втором счётчик "протекает", насчитывает больше чем тикнуло клоков. Это мне и непонятно, ведь в качестве клока используется выход rx_byte который устанавливается в 1 только при получении байта, как можно насчитать больше чем принял UART?

rx_byte - выход с комбинаторики, значит велика вероятность, что в нем есть "иголки", которые триггер и будет считать, если такой сигнал подать на тактовый вход.

А где можно почитать про иголки?
А если переписать UART на verilog это будет комбинаторика? Иголки исчезнут?

goldfish75 пишет: А где можно почитать про иголки?
А если переписать UART на <a href="/index.php/verilog">verilog</a> это будет комбинаторика? Иголки исчезнут?

Вот тут например.
Переписывание из графики в Verilog это из пустого в порожний. Надо предусматривать соответствующую логику работы. Один и тот-же результат можно получить и в графике и в языках.

Даже стыдно такое спрашивать, но сходу в документации ответ не нашел...

Рисую схему (schematic design) "в лоб" с использованием аналогов реально существующих микросхем из библиотеки max2. Внимание, вопрос - как установить 0 или 1 на неиспользуемых входах этих "виртуальных" микросхем ??? Не выводить же эти входы на физические пины и потом припаивать их, куда надо ! :)

Для этого есть детальки "Vcc" и "GND" в примитивах.

Может, еще подскажете, как убирать ненужное соединение проводов, в некоторых случаях автоматически возникающее в местах пересечений ?

И еще один глупый вопрос - можно ли вместо проводов соединять элементы, используя метки (чтобы понятнее было - допустим, нужно тянуть провод через всю схему. Вместо этого называем один вывод ABC123, и второй вывод ABC123, в результате чего они оказываются соединенными) ?

newold86 пишет: И еще один глупый вопрос - можно ли вместо проводов соединять элементы, используя метки (чтобы понятнее было - допустим, нужно тянуть провод через всю схему. Вместо этого называем один вывод ABC123, и второй вывод ABC123, в результате чего они оказываются соединенными) ?

Можно.

nfader пишет:

newold86 пишет: И еще один глупый вопрос - можно ли вместо проводов соединять элементы, используя метки (чтобы понятнее было - допустим, нужно тянуть провод через всю схему. Вместо этого называем один вывод ABC123, и второй вывод ABC123, в результате чего они оказываются соединенными) ?

Можно.

Ладно, что можно, я сам практически был уверен. А как именно ?

Кстати, может, укажете в сторону более-менее нормальной документации по графическому дизайну в Quartus (на русском/английском - все равно) ? Все, что я нашел - обучалки на 10 страниц, в которых даны самые азы, и больше ничего...

newold86 пишет: Ладно, что можно, я сам практически был уверен. А как именно ?

Кстати, может, укажете в сторону более-менее нормальной документации по графическому дизайну в Quartus (на русском/английском - все равно) ? Все, что я нашел - обучалки на 10 страниц, в которых даны самые азы, и больше ничего...

Правой кнопкой на проводнике: Properties->General->Name

По документации не скажу, не требовалась никогда, поскольку с графикой дело практически не имею, да и интерфейс там вроде интуитивно-понятный :)