ТЕМА: VGA

Вот кстати запись глюков:

И чем больше логических элементов я использую, тем чаще происходят глюки.

Срывает синхронизацию дисплея? Или гдн то на такт задерживается?

С синхронизацией почти все нормально, только шумы есть небольшие. А почему изображение искажается - без понятия. По видимому, просто данные на ЦАП не поступают. (когда экран гаснет)

Почти доделал ЦАП красного канала, но не нашлось резисторов на младшие каналы.
Изображение 8бит с палитрой в 256цветов:
www. polesite.ru/wp-content/uploads/2014/01/DSCN5419-e1389524112863.jpg [bad link]
И опять глюк :)
www. polesite.ru/wp-content/uploads/2014/01/DSCN5421-e1389524173357.jpg [bad link]

Думаю, возможно эти глюки происходят потому, что во время записи с МК - запрещается вывод содержимого памяти на экран, и что-то не так с приоритетами. По идее, если МК не успел дописать данные, во время verical blank, то передача данных должна прерваться со стороны GPU - похоже, что это работает кривенько...

---

Оригинал изображения:
www. polesite.ru/wp-content/uploads/2014/01/image-original.bmp [bad link]
Осталось поправить красный ЦАП и будет чистая копия. :)

Ну выглядит неплохо уже :) На время записи адо вообще наверное гасить вывод. ну или запись разрешатьтолько в обратном ходе. будет медленнее но зато без глюков.

День добрый.
Вопрос назрел: как можно реализовать на верилоге или в схеме - "сумматор/вычитатель". По идее: нужно сложить одну 8бит шину (unsigned) с другой 8бит шиной (signed) и с проверкой выхода за границу(переполнения).
Пример: 255 + (-50) = 205; 127 + (-255) = 0; 255 + (+50) = 255
Вопрос, возможно, глупый, но у меня большая проблема с такими простыми вещами :)

Alucard пишет: День добрый.
Вопрос назрел: как можно реализовать на верилоге или в схеме - "сумматор/вычитатель". По идее: нужно сложить одну 8бит шину (unsigned) с другой 8бит шиной (signed) и с проверкой выхода за границу(переполнения).
Пример: 255 + (-50) = 205; 127 + (-255) = 0; 255 + (+50) = 255
Вопрос, возможно, глупый, но у меня большая проблема с такими простыми вещами :)

На верилоге здесь - marsohod.org/verilog/236-adder-w-carry
В схеме - ставить компонент "LPM_ADD_SUB", "чистый" или визардом.

Я так понял что тут надо свести дело к суматору с знаковыми данными. А первое слагаемое надо привести к положительному числу. Ну и как я понял суматор должен быть с сатурацией... Только непонятно зачем там всё это нужно?

Это нужно, чтобы регулировать яркость всего изображения путем чтения спец.байта из ОЗУ. Только я ошибся. Там же 8бит, поэтому второе число(signed) будет от 128 до -128 :)
Я хотел сделать защиту от переполнения, так как если яркость определенного пикселя - мала, то при уменьшении общей яркости оно может переполниться и стать максимальным.

Эта защита и называется сатурация :) А нужно оно вообще? Я думаю что в таком маленьком чипе и так достаточно функций.. Нужно найти где глюк с срывом каринки и решение может требовать экстра ячеек..