Добро пожаловать, Гость
Логин: Пароль: Запомнить меня

ТЕМА: Система управления синхронным многофазным электрод

Система управления синхронным многофазным электрод 5 года 4 мес. назад #5048

Я кажется понял.
Чтобы создать графический компонент из верилог-файла нужно:
- открыть этот файл в квартусе
- В меню File/Create/Update выполнить Create Symbol Files for Current File

UPD
Имя файла должно совпадать с именем модуля.
Вставлять в схему так-же как обычный компонент через меню "Symbol",
только выбирать не в библиотеке а в проекте, или набирать название руками

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от umarsohod.

Система управления синхронным многофазным электрод 5 года 4 мес. назад #5050

Аналогично делается символ и из другого графического файла
Аналогично можно разбивать Ваши блоки на субблоки и.т.д. и делать их в отдельных файлах

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Система управления синхронным многофазным электрод 5 года 4 мес. назад #5063

  • KIV
  • KIV аватар Автор темы
  • Не в сети
  • Давно я тут
  • Давно я тут
  • Сообщений: 121
  • Спасибо получено: 5

umarsohod пишет: Чтобы создать графический компонент из верилог-файла нужно:

В очередной раз - спасибо за подсказку!
Это именно то, чего мне не хватало для движения дальше.
Разобрался, все получается. Теперь пересоберу то, что уже накропал в новый проект, чтобы освободиться от мусора, и... начну задавать новые вопросы! :)

Alvich пишет: Аналогично делается символ и из другого графического файла

Из какого?

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от KIV.

Система управления синхронным многофазным электрод 5 года 4 мес. назад #5065

Из какого?


Можно отдельные блоки рисовать в отдельных схемных файлах (графических) .bsd
делать из них символы и вставлять эти символы в схемный файл верхнего уровня .bsd
как Вы в отдельных файлах (текстовых) описываете блоки на verilоg, делаете из них символы и вставляеете в файл верхнего уровня (схемный)

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Система управления синхронным многофазным электрод 5 года 4 мес. назад #5075

  • KIV
  • KIV аватар Автор темы
  • Не в сети
  • Давно я тут
  • Давно я тут
  • Сообщений: 121
  • Спасибо получено: 5
Да, я уже пришел к этому. :)

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Система управления синхронным многофазным электрод 5 года 3 мес. назад #5079

  • KIV
  • KIV аватар Автор темы
  • Не в сети
  • Давно я тут
  • Давно я тут
  • Сообщений: 121
  • Спасибо получено: 5
При попытке симуляции своего проекта обнаружил, что в меню "Flow Summary", в пункте "Total logic elements" отражается: 0/240 (0%). В проекте около десятка модулей, в основном из библиотеки Квартуса (контура и сдвиговый регистр), и часть своих модулей.
Попытка разобраться самостоятельно не удалась...

При создании нового проекта, добавление на схему любого логического примитива сразу изменяет содержание "Total logic elements", но если в схему добавляется мегафункция lpm_counter, новый элемент на влияет на количество использованных ячеек в микросхеме.

Как мне кажется, проблема в том, что в мегафункциях две разновидности файлов - одни из них обозначены значком типа "лог. элемент" (маленький квадратик с выводами), например - элемент lpm_abs, а другие - как какой-то непонятный символ, напоминающий "искрящий жезл" (палка с четырьмя звездочками), например - lpm_counter.
Когда на схему добавляешь модуль первого типа мегафункции, он отображается как графический элемент схемы с привязанным окном параметров, а модуль второго типа отображается как графический элемент со всемы назначенными в визарде выводами, но без привязанного окна параметров. При этом первый элемент попадает в статистику "Total logic elements", а второй как бы не занимает в микросхеме никакого места.

Прошу объяснить, в чем дело, и что делаю не так...

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от KIV.

Система управления синхронным многофазным электрод 5 года 3 мес. назад #5080

Скорее всего у вас в схеме нет выходов (сигналов наружу из чипа), и Синтезатор всю вашу схему удаляет (типа "оптимизирует :) ")
Количество элементов в схеме на прямую с количесвом, в конце концов, занятых логических элементов не связано,
иногда даже добавление какой-нибудь логики может это количество даже уменьшить.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от umarsohod.

Система управления синхронным многофазным электрод 5 года 3 мес. назад #5081

  • KIV
  • KIV аватар Автор темы
  • Не в сети
  • Давно я тут
  • Давно я тут
  • Сообщений: 121
  • Спасибо получено: 5
Все выводы, и внутречиповые, и внешние, есть. Компиляция проекта проходит без ошибок.

Не могу понять, почему даже в новом проекте (с чистого листа), добавление в схему примитива изменят занятое пространство в чипе, а добавление мегафункции - нет. При это не все мегафункции себя ведут так, а только те, которые в библиотеке обозначены не в виде "логического элемента", а в виде "волшебной палочки со звездами". Видимо, это те модули, которые требуют настройки при помощи визарда.
Похоже, при установке в схему такого элемента в проект не попадает его файл с расширением "*.v". Может быть его нужно добавлять "ручками"?

P.S. В данный момент у меня установлен QII v.13.0.1.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от KIV.

Система управления синхронным многофазным электрод 5 года 3 мес. назад #5082

Вы посмотрите результат компиляции RTL-вьювером, тогда будет все понятно.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Система управления синхронным многофазным электрод 5 года 3 мес. назад #5083

  • KIV
  • KIV аватар Автор темы
  • Не в сети
  • Давно я тут
  • Давно я тут
  • Сообщений: 121
  • Спасибо получено: 5
RTL-вьювер показывает только 2 пина - входной "VCC" и выходной "0".

Тоже самое и в проекте с одним логическим элементом, который занимает 1 ячейку в чипе.

P.S. Виноват - дважды посмотрел один и тот же тестовый проект.
В моем проекте RTL-вьювер вроде бы показывает все внутрисхемные связи, и все внешние пины I/O...



На первый счетчик не обращайте внимания - он еще не задействован. Но есть он или нет в схеме - результат один.
Вложения:

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от KIV.
Время создания страницы: 0.274 секунд
Работает на Kunena форум