-
alman
-
-
Не в сети
-
Завсегдатай
-
-
Сообщений: 263
-
Спасибо получено: 41
-
-
-
-
-
|
В ПЛИС кроме логических элементов есть и другие устройства. Например, PLL и память. При их использовании число логических элементов не изменится. Может быть в этом дело?
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
umarsohod
-
-
Не в сети
-
Администратор
-
-
Сообщений: 816
-
Спасибо получено: 168
-
-
|
"Дыма без огня не бывает", если компилятор выбрасывает вашу логику, значит он имеет на то основания.
Попробуйте добавить тестовые выходы после каждого из ваших блоков.
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
KIV
-
Автор темы
-
Не в сети
-
Давно я тут
-
-
Сообщений: 121
-
Спасибо получено: 5
-
-
|
Дело не в моем проекте. Это какая-то непонятка самого Квартуса - даже если создать новый проект, и добавить а схему модуль мегафукции (обычный счетчик), и пару выводов вход/выход, после УСПЕШНОЙ компиляции, Квартус не покажет, сколько ячеек занято. Видимо, при добавлении мегафункции через визард, нужно как-то указать, что должен подключаться еще и файл *.v.
В тех проектах, который я скачал с сайта такие файлы присутствуют. У меня этих файлов почему-то нет...
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
umarsohod
-
-
Не в сети
-
Администратор
-
-
Сообщений: 816
-
Спасибо получено: 168
-
-
|
Пришлите на Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра. пример такого проекта, я посмотрю.
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
KIV
-
Автор темы
-
Не в сети
-
Давно я тут
-
-
Сообщений: 121
-
Спасибо получено: 5
-
-
|
Разобрался. Дело оказалось не в Квартусе, и не в проекте, а в голове и в руках. :oops:
Действительно, в одном модуле один из входных выводов, который мне казался не принципиальным, не был назначен.
Временно посадил его на клок, и все заработало.
Так что, как говорится - сам дурак. :woohoo:
Но на ошибках учатся. А собственные исправленные ошибки, вдвойне полезны.
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
KIV
-
Автор темы
-
Не в сети
-
Давно я тут
-
-
Сообщений: 121
-
Спасибо получено: 5
-
-
|
Вопрос: как и где описаны библиотечные примитивы (логика) на Верилоге?
Каким образом Квартус синтезирует внутри чипа тот, или иной логический элемент? И почему, допустим, элемент 3& из библиотеки отображается в RTL-вьювере как один графический модуль с тремя входами и одним выходом, а такой же функциональный элемент, описанный на VHDL в Квартусе как A=B&C&D, синтезируется из двух примитивных элементов 2&?
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
umarsohod
-
-
Не в сети
-
Администратор
-
-
Сообщений: 816
-
Спасибо получено: 168
-
-
|
Верилог, VHDL , схематик, это всего лишь средства описания, и каждый человек выбирает то, которое ему более понятно.
В реальном чипе вся схема будет уложена в конкретные , имеющиеся в этом чипе элементы.
В частности в MAXII, комбинаторная логика укладывается так - marsohod.org/11-blog/146-quartussch1
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
KIV
-
Автор темы
-
Не в сети
-
Давно я тут
-
-
Сообщений: 121
-
Спасибо получено: 5
-
-
|
Про архитектуру все прочитал. Многое встало на свои места, но не все. Буду разбираться дальше.
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
Последнее редактирование: от KIV.
|
-
umarsohod
-
-
Не в сети
-
Администратор
-
-
Сообщений: 816
-
Спасибо получено: 168
-
-
|
KIV пишет: Новый вопрос: можно ли "привязать" константу (как мегафункцию) ко входу (-ам) data мультиплексора или счетчика?
В схематике это громоздко получается. Гораздо проще сделать компонент на верилоге. Тот-же самый "case" только без клока. module c8x8(
input wire [7:0] a,
output reg [7:0] out_data
);
always @*
case (a)
0 : out_data = 8'b10010011;
1 : out_data = 8'b01101100;
......................................
default out_data = 0;
endcase
endmodule Для простоты понимания , это ПЗУ, где "а" - это адрес, "out_data" - выходные данные
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
Время создания страницы: 0.146 секунд
