Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Марсоход3 алгоритм счетчик Linux Scr1 Verilog примеры Quartus II пошаговые инструкции fopen USB программатор Космос Python MBFTDI vcash Frambuffer АЦП Altera SHA256 монтаж плат Verilog VHDL драйвер симуляция проекта Марсоход3bis SDRAM взято с хабра Новогодняя елка 2017! driver машинка Amber ПЛИС Ethernet пакет Часть3 Регистровая логика последовательный порт HSYNC MIPSfpga счетчик по модулю Модуль приемника USB Цап R2R - нюансы ffmpeg микроконтроллер Quartus Web передача в ПЛИС плата Марсоход Введение в Verilog FTDI Marsohod2RPI Интерфейс Verilog VPI тестбенч

Комментарии

  • Плата Марсоход3GW (Gowin)

    afad 07.09.2023 17:51
    Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 07.09.2023 05:46
    Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    umarsohod 06.09.2023 11:41
    Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 06.09.2023 08:49
    Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...

    Подробнее...

     
  • Программное обеспечение

    nckm 02.09.2023 16:11
    Я думаю, что если файлы правильные то вы сможете ими запрограммирова ть ПЛИС, если файлы не правильные ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
    • Проекты
  • MA3128
    • Проекты
  • MCY112
    • Проекты
  • Марсоход3GW
    • Проекты
    • Шилд Ethernet
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
  • Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
    • Шилд Ethernet
  • Марсоход2RPI
    • Проекты

Язык описания аппаратуры Verilog HDL

verilog hdl

Verilog HDL (Hardware Description Language) - это язык текстового описания аппаратуры. Он используется для проектирования, моделирования, верификации цифровых микросхем (смотри Википедию), плат и систем.

Язык Verilog был разработан в 1984-1985 году Филом Морби (Phil Moorby) во время его работы в компании Gateway Design Automation. Тогда же появился первый Верилог симулятор: Verilog-XL. Позже компанию Gateway купила Cadence Design Systems и в 1990-м сделала Verilog HDL публичным достоянием. В 1995-м году я зык стал стандартом IEEE-1364-1995, IEEE Standard Hardware Description Language Based on the Verilog(R) Hardware Description Language.

Скачать:

Verilog HDL spec, IEEE-1364-1995 ( 3012837 bytes )

Позднее появилась "расширенная" версия языка - это SystemVerilog, разрабатываемый Accellera (www.accellera.org). В SystemVerilog упор сделан на верификацию проектов, язык содержит элементы объектно-ориентированного программирования.

Язык Verilog HDL - это не VHDL. VHDL - это совсем другой язык, хотя и служит тем же целям - описание, моделирование, синтез аппаратуры.

На нашем сайте мы уделяем довольно много внимания языку Verilog HDL - он довольно прост в освоении, позволяет довольно быстро понять основные принципы разработки цифровых микросхем.

Используйте текстовое описание аппаратуры! Не используйте графическое и схемное описание! Есть много причин, почему текстовое описание имеет преимущество. 

Чтобы Вы могли быстрее освоить язык Verilog мы подготовили несколько уроков:

  • Часть 1. Базовые типы источников сигнала в языке Verilog HDL - это wire, reg, шины. Группирование логики в модули (module / endmodule). Входные и выходные сигналы модулей (input, output, inout).
  • Часть 2. Простейшие модули AND, NAND, OR, NOR, XOR, XNOR, NOT. Установка экземпляров модулей и соединение их проводами. Иерархия модулей в языке описания аппаратуры Verilog HDL.
  • Часть 3. Арифметические и логические действия в языке Verilog. Операторы сложения и вычитания (+ , -) , логический и арифметический сдвиг ( << , >> , >>> ), битовые операции ( & , | , ^, ~ ), булевые операции ( && , || , ! ), операторы редукции, условного выбора ( ? ) и сравнения.
  • Часть 4. Поведенческие блоки. Конструкции always, if-else, case-endcase, циклы for(...).
  • Часть 5. Синхронная логика и триггера в Verilog HDL. Блокирующее и не блокирующее присваивание.

Еще, все наше краткое описание можно выкачать сразу в виде одного PDF файла:

Введение в Verilog ( 473115 bytes )

Отдельная тема, тем не менее связанная с Verilog - это симуляция проектов. Мы рекомендуем для функциональной симуляции проектов простое и эффективное средство Icarus Verilog + GtkWave - это компилятор, симулятор и средство просмотра временных диаграмм. 

Мы рассказываем, как использовать эти инструменты.

Статья Verilog System Tasks поможет понять, как лучше использовать Verilog симулятор, как выводить отладочные диагностические сообщения и как читать и писать в файл. Интерфейс Verilog VPI позволяет связать симулятор Verilog и программы, написанные на других языках, например, C/C++.

Особенности программирования на языке Verilog и возможные типичные ошибки описаны в статье Verilog Gothcas.

Чтобы читателям было проще понять, как язык программирования Verilog может описывать цифровые схемы мы готовим ряд статей, которые показывают соответствие языковой конструкции и соответствующего графического представления схемы.

Мы называем этот раздел сайта "Verilog в картинках":

Фильтры
Список материалов в категории Язык описания аппаратуры Verilog HDL
Заголовок Дата создания Просмотры
Мультиплексор 19 апреля 2011 Просмотров: 76346
Триггер 20 апреля 2011 Просмотров: 68687
Выделение момента изменения сигналов. 20 апреля 2011 Просмотров: 52648
Счетчики. 26 апреля 2011 Просмотров: 84999
Декодер 28 ноября 2011 Просмотров: 34047
Дешифратор 01 декабря 2011 Просмотров: 62020
Демультиплексор 05 декабря 2011 Просмотров: 38899
Синхронизатор сигнала для CDC на Verilog 24 февраля 2012 Просмотров: 32498
Преобразование кода Грея в двоичное число 12 апреля 2012 Просмотров: 54561
Счетчик в коде Грея 12 апреля 2012 Просмотров: 31397
Реализация SIN и COS на Verilog 22 мая 2012 Просмотров: 50651
Сумматор с переносом на Verilog HDL 04 марта 2013 Просмотров: 38305
Разворот бит в шине на Verilog 23 сентября 2018 Просмотров: 18596

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Quartus Prime Фотографирование Ethernet Quartus II ПЛИС MS Visual Studio Verilog примеры терминал MAX10 машинка Триггер Verilog USBBlaster Verilator Open Hardware видеоигра Дешифратор Altera FPGA USB Трекер Анализатор мультиплексор OpenCores Проект FPGA Мультик Марсоход Нанотехнологии суперкрепление драйвер update MCY112 купить плату Cyclone III последовательный порт датчик пульт ДУ windbg асинхронный сброс Yosys Open SYnthesis Suite phase shift MIDI которые меня беспокоили Tkinter шилд ARM v2a измерение длительности ПЛИС Altera тестбенч Телескоп КИХ фильтр на Verilog

Комментарии

  • Плата Марсоход3GW (Gowin)

    afad 07.09.2023 17:51
    Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 07.09.2023 05:46
    Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    umarsohod 06.09.2023 11:41
    Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 06.09.2023 08:49
    Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...

    Подробнее...

     
  • Программное обеспечение

    nckm 02.09.2023 16:11
    Я думаю, что если файлы правильные то вы сможете ими запрограммирова ть ПЛИС, если файлы не правильные ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама