Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

командировка генератор CZN-15E симуляция Verilog ModelSim Апгрейд Подмосковных вечеров sdram Verilog HDL Отладка программ в MIPSfpga плата Марсоход ARM v2a связь через USB testbench примеры проектов Altera RTLViewer Модуль приемника USB MAX10 новая плата Марсоход Марсоход3 Quartus II работа над ошибками установка SMD на плату терминал VT100 Hello SCR1 тестбенч FORTH интернет магазин Altera Verilog COM-порт IR Control LMX9838 ПЛИС FPGA схемотехника Марсоход2 терминал Altera Quartus II Появились платы iverilog island- style FPGA UsbBlaster Verilog примеры MAX II фреймбуффер M02mini MBFTDI дешифратор front edge

Комментарии

  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    Kraig 17.08.2022 07:16
    It's amazing to pay a visit this web site and reading the views of all colleagues concerning this ...

    Подробнее...

     
  • Симуляция SDRAM контроллера в ModelSim

    Karolyn 16.08.2022 20:44
    Премного благодарю ! Заглядываете и также на мой портал : ) Застекленный балкон цены ...

    Подробнее...

     
  • Симулятор ModelSim

    Deanna 16.08.2022 07:07
    Incredible points. Sound arguments. Keep up the gokod effort. my blog pot ege haber: postaizmir.com/ ...

    Подробнее...

     
  • Почти "пустой проект"

    Standlenda 15.08.2022 18:11
    Вот это я четко попала, перед взором плывут 5 лет учебы на ФизФаке))) yarshopcolor.ru/.../...

    Подробнее...

     
  • Простейший интерпретатор Forth в плате M02mini

    Zelma 15.08.2022 03:55
    site: tinyurl.com/2ztvu9h8 (https://tinyurl.com/2ztvu9h8)

    Подробнее...

На форуме

    • file
    • Inside the Plan to Resurrect Australia's Extinct T...
    • в Наш форум / Вопросы о программаторе MBFTDI
    • от kafa88
    • 4 ч. 56 мин. назад
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Язык описания аппаратуры Verilog HDL

verilog hdl

Verilog HDL (Hardware Description Language) - это язык текстового описания аппаратуры. Он используется для проектирования, моделирования, верификации цифровых микросхем (смотри Википедию), плат и систем.

Язык Verilog был разработан в 1984-1985 году Филом Морби (Phil Moorby) во время его работы в компании Gateway Design Automation. Тогда же появился первый Верилог симулятор: Verilog-XL. Позже компанию Gateway купила Cadence Design Systems и в 1990-м сделала Verilog HDL публичным достоянием. В 1995-м году я зык стал стандартом IEEE-1364-1995, IEEE Standard Hardware Description Language Based on the Verilog(R) Hardware Description Language.

Скачать:

Verilog HDL spec, IEEE-1364-1995 ( 3012837 bytes )

Позднее появилась "расширенная" версия языка - это SystemVerilog, разрабатываемый Accellera (www.accellera.org). В SystemVerilog упор сделан на верификацию проектов, язык содержит элементы объектно-ориентированного программирования.

Язык Verilog HDL - это не VHDL. VHDL - это совсем другой язык, хотя и служит тем же целям - описание, моделирование, синтез аппаратуры.

На нашем сайте мы уделяем довольно много внимания языку Verilog HDL - он довольно прост в освоении, позволяет довольно быстро понять основные принципы разработки цифровых микросхем.

Используйте текстовое описание аппаратуры! Не используйте графическое и схемное описание! Есть много причин, почему текстовое описание имеет преимущество. 

Чтобы Вы могли быстрее освоить язык Verilog мы подготовили несколько уроков:

  • Часть 1. Базовые типы источников сигнала в языке Verilog HDL - это wire, reg, шины. Группирование логики в модули (module / endmodule). Входные и выходные сигналы модулей (input, output, inout).
  • Часть 2. Простейшие модули AND, NAND, OR, NOR, XOR, XNOR, NOT. Установка экземпляров модулей и соединение их проводами. Иерархия модулей в языке описания аппаратуры Verilog HDL.
  • Часть 3. Арифметические и логические действия в языке Verilog. Операторы сложения и вычитания (+ , -) , логический и арифметический сдвиг ( << , >> , >>> ), битовые операции ( & , | , ^, ~ ), булевые операции ( && , || , ! ), операторы редукции, условного выбора ( ? ) и сравнения.
  • Часть 4. Поведенческие блоки. Конструкции always, if-else, case-endcase, циклы for(...).
  • Часть 5. Синхронная логика и триггера в Verilog HDL. Блокирующее и не блокирующее присваивание.

Еще, все наше краткое описание можно выкачать сразу в виде одного PDF файла:

Введение в Verilog ( 473115 bytes )

Отдельная тема, тем не менее связанная с Verilog - это симуляция проектов. Мы рекомендуем для функциональной симуляции проектов простое и эффективное средство Icarus Verilog + GtkWave - это компилятор, симулятор и средство просмотра временных диаграмм. 

Мы рассказываем, как использовать эти инструменты.

Статья Verilog System Tasks поможет понять, как лучше использовать Verilog симулятор, как выводить отладочные диагностические сообщения и как читать и писать в файл. Интерфейс Verilog VPI позволяет связать симулятор Verilog и программы, написанные на других языках, например, C/C++.

Особенности программирования на языке Verilog и возможные типичные ошибки описаны в статье Verilog Gothcas.

Чтобы читателям было проще понять, как язык программирования Verilog может описывать цифровые схемы мы готовим ряд статей, которые показывают соответствие языковой конструкции и соответствующего графического представления схемы.

Мы называем этот раздел сайта "Verilog в картинках":

Фильтры
Список материалов в категории Язык описания аппаратуры Verilog HDL
Заголовок Дата создания Просмотры
Мультиплексор 19 апреля 2011 Просмотров: 70828
Триггер 20 апреля 2011 Просмотров: 63675
Выделение момента изменения сигналов. 20 апреля 2011 Просмотров: 49928
Счетчики. 26 апреля 2011 Просмотров: 78074
Декодер 28 ноября 2011 Просмотров: 32316
Дешифратор 01 декабря 2011 Просмотров: 57791
Демультиплексор 05 декабря 2011 Просмотров: 36333
Синхронизатор сигнала для CDC на Verilog 24 февраля 2012 Просмотров: 30687
Преобразование кода Грея в двоичное число 12 апреля 2012 Просмотров: 52394
Счетчик в коде Грея 12 апреля 2012 Просмотров: 29605
Реализация SIN и COS на Verilog 22 мая 2012 Просмотров: 47608
Сумматор с переносом на Verilog HDL 04 марта 2013 Просмотров: 35243
Разворот бит в шине на Verilog 23 сентября 2018 Просмотров: 16158

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Эмоции always Обзор меню САПР Quartus Prime Bootloader Altera симулятор FPGA Quartus data processing MAX II синхронизатор GOWIN С Новым Годом! Уже 2015-й! Котокормушка HDMI M02mini Amber LFSR МИДИ JTAG декодер Марсоход2RPI ЛУТ 7-segment Verilog Индикатор температуры CPLD New Year Tree ПЛИС плата Марсоход Verilog на русском патч Linux типы сигналов Фоторамка Часть1 Подключение TFT-панелей логические функции VHDL схемотехника Cyclone III игра Xilinx global clock ПЛИС внутри ПЛИС Почти пустой проект RISC-V TeraTerm тестбенч Virtual JTAG

Комментарии

  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    Kraig 17.08.2022 07:16
    It's amazing to pay a visit this web site and reading the views of all colleagues concerning this ...

    Подробнее...

     
  • Симуляция SDRAM контроллера в ModelSim

    Karolyn 16.08.2022 20:44
    Премного благодарю ! Заглядываете и также на мой портал : ) Застекленный балкон цены ...

    Подробнее...

     
  • Симулятор ModelSim

    Deanna 16.08.2022 07:07
    Incredible points. Sound arguments. Keep up the gokod effort. my blog pot ege haber: postaizmir.com/ ...

    Подробнее...

     
  • Почти "пустой проект"

    Standlenda 15.08.2022 18:11
    Вот это я четко попала, перед взором плывут 5 лет учебы на ФизФаке))) yarshopcolor.ru/.../...

    Подробнее...

     
  • Простейший интерпретатор Forth в плате M02mini

    Zelma 15.08.2022 03:55
    site: tinyurl.com/2ztvu9h8 (https://tinyurl.com/2ztvu9h8)

    Подробнее...

На форуме

    • file
    • Inside the Plan to Resurrect Australia's Extinct T...
    • в Наш форум / Вопросы о программаторе MBFTDI
    • от kafa88
    • 4 ч. 56 мин. назад

Реклама