ТЕМА:

Wonk пишет: Вот разбираюсь с документацией на экранчик, не могу понять как работает DE mode www.starterkit.ru/html/doc/ATM0700D4-T1.pdf
А если использовать VS и HS, то можно применять модуль синхронизации Алукарда?

Похоже, что - да. Судя по даташит, необходимо поднять частоту пикселей до ~33MHz. И вывести на отдельный пин ПЛИС и подключить к DCKL.
Также вывести на отдельный пин линию (в схеме квартуса) - line, модуля hvsync - это DE.
HS, VS - понятно куда подключать.
---
Теперь самое главное: необходимо перенастроить модуль hvsync - смотрим 3.3.3. Timing (даташита) и вносим соответствующие правки. (предупреждение: в hvsync verilog - имеются условия >32 <48... - это рамка изображения, в вашем случае она не нужна и их необходимо убрать)
---
PS: Если, конечно, я не ошибаюсь.

wowa пишет: Да :)

Потихоньку развожу плату.
www. polesite.ru/wp-content/uploads/2014/02/Top.jpg][img]www.polesite.ru/wp-content/uploads/2014/...p-e1392561843451.jpg [bad link]
Никак не получилось избежать пересечений сигнальных/питающих линий. :-( Плата - 1.5 толщиной.
www. polesite.ru/wp-content/uploads/2014/02/Bottom.jpg][img]www.polesite.ru/wp-content/uploads/2014/...m-e1392561990173.jpg [bad link]
Не окончательный вариант. Нужно еще все проверить.
www. polesite.ru/wp-content/uploads/2014/02/All.jpg][img]www.polesite.ru/wp-content/uploads/2014/...l-e1392562092713.jpg [bad link]

PS: Картинки увеличиваются.

Alucard пишет:

Wonk пишет: Вот разбираюсь с документацией на экранчик, не могу понять как работает DE mode www.starterkit.ru/html/doc/ATM0700D4-T1.pdf
А если использовать VS и HS, то можно применять модуль синхронизации Алукарда?

Похоже, что - да. Судя по даташит, необходимо поднять частоту пикселей до ~33MHz. И вывести на отдельный пин ПЛИС и подключить к DCKL.
Также вывести на отдельный пин линию (в схеме квартуса) - line, модуля hvsync - это DE.
HS, VS - понятно куда подключать.
---
Теперь самое главное: необходимо перенастроить модуль hvsync - смотрим 3.3.3. Timing (даташита) и вносим соответствующие правки. (предупреждение: в hvsync verilog - имеются условия >32 <48... - это рамка изображения, в вашем случае она не нужна и их необходимо убрать)
---
PS: Если, конечно, я не ошибаюсь.

Как понял из даташита, если использовать VS\HS, то DE к земле притянуть нужно, вы это имели ввиду?

Wonk пишет:

Alucard пишет:

Wonk пишет: Вот разбираюсь с документацией на экранчик, не могу понять как работает DE mode www.starterkit.ru/html/doc/ATM0700D4-T1.pdf
А если использовать VS и HS, то можно применять модуль синхронизации Алукарда?

Похоже, что - да. Судя по даташит, необходимо поднять частоту пикселей до ~33MHz. И вывести на отдельный пин ПЛИС и подключить к DCKL.
Также вывести на отдельный пин линию (в схеме квартуса) - line, модуля hvsync - это DE.
HS, VS - понятно куда подключать.
---
Теперь самое главное: необходимо перенастроить модуль hvsync - смотрим 3.3.3. Timing (даташита) и вносим соответствующие правки. (предупреждение: в hvsync verilog - имеются условия >32 <48... - это рамка изображения, в вашем случае она не нужна и их необходимо убрать)
---
PS: Если, конечно, я не ошибаюсь.

Как понял из даташита, если использовать VS\HS, то DE к земле притянуть нужно, вы это имели ввиду?

Да, можно притянуть к земле, можно подключить к соответствующему пину.

Ну уже намного лучше плата выглядит :) Можно свободней развести все кондики на другой стороне - ненадо их так жать к себе. Вокруг JTAG например... Конденсатор над памятью можно положить или перенести на другую сторону и всё поднять наверх на сантиметр...

wowa пишет: Ну уже намного лучше плата выглядит :) Можно свободней развести все кондики на другой стороне - ненадо их так жать к себе. Вокруг JTAG например... Конденсатор над памятью можно положить или перенести на другую сторону и всё поднять наверх на сантиметр...

Ок :)
А сильно ли повлияют конденсаторы заднего слоя на дорожки переднего слоя? Все-таки 100MHZ гуляет по проводам.
Параноиком становлюсь уже...

Так они же на питание в основном или подтяжки в случае резисторов... Так что не думаю что там будут проблемы.

А подскажите что означает данная конструкция?
hsync <= (pixel_st==2?b10);
vsync <= (line_st==2?b10);
line <= (pixel_st==3?d4);
frame <= (line_st==3?d4);

Это сравнивание - когда равно установить выход в еденицу или ноль.. в зависимости от логики..

хххх_st - это константы, я так думаю :)